超導量子電腦架構

一個量子演算法步驟，究竟要求硬體做什麼？

為什麼封閉量子演化必須是 unitary、因而可逆？

一個 logical gate 如何變成可分解的 unitary operation？

一個 unitary operation 如何由 time-dependent Hamiltonian 產生？

Measurement、reset 與 classical feedback 在哪裡接上 unitary chain？

後續課程將沿著哪些抽象層追蹤誤差與資源？

電路圖裡，哪些量可以成為自由度？

怎麼把電路變成 Hamiltonian？

Josephson junction 為何能做出 qubit？

Transmon 用什麼換到抗 charge noise？

目標頻率如何變成版圖與製程參數？

這套設計何時不該再用？

為什麼要在 Transmon 電路之外再加入 superinductor？

Selection rule

Inductive energy 如何改變位能與能譜？

External flux 如何改變工作點與波函數？

Fluxonium 保護了哪些 noise，又引入哪些代價？

什麼條件下應選 Fluxonium，而不是 Transmon？

室溫的 I/Q waveform 如何變成 qubit 的目標旋轉？

Drive 的頻率、相位、振幅與時間分別控制什麼？

Rotating frame 與 RWA 為什麼能簡化控制問題？

Pulse 為什麼會造成 leakage 與 waveform distortion？

如何把粗略脈衝校準成可驗證的 Xπ/2 gate？

哪些 observable 能區分振幅、失諧、相位與失真誤差？

如何只在需要時打開兩顆 qubit 的 interaction？

不同耦合電路會在 Hamiltonian 中產生哪些項？

Exchange、ZZ 與 avoided crossing 有什麼不同？

iSWAP、CZ 與 cross-resonance 應依什麼條件選擇？

Spectator error、crosstalk 與 frequency collision 如何隨晶片擴大？

如何把 connectivity graph 變成 interaction 與 error budget？

如何把不可見的量子態轉成可分類的電壓？

Qubit–resonator coupling 如何由 Jaynes–Cummings model 描述？

Dispersive shift、readout contrast 與 Purcell loss 如何互相制約？

量子態如何一路穿過 resonator、amplifier 與 IQ classifier？

如何建立從 readout tone 到 IQ cloud 的 signal/noise budget？

Readout speed、fidelity 與 backaction 應如何共同驗收？

量子晶片開機後，最先必須知道哪些參數？

Spectroscopy、Rabi、Ramsey、T1/T2 與 readout 應按什麼依賴順序執行？

如何把 measure → fit → update → validate 變成 calibration graph？

一組校準參數在 drift 下可以信任多久？

Frequency drift 如何污染下游 gate 與 readout？

最小可運作的 calibration dependency graph 必須包含什麼？

漂亮的 average fidelity 可能隱藏哪些失效模式？

RB 與 interleaved RB 實際測到什麼？

RB decay model 依賴哪些 noise 假設？

如何分別看見 leakage、crosstalk 與 correlated error？

為什麼單一 gate 很好，整個 circuit layer 仍可能很差？

如何讓每個 benchmark metric 對應可排除的 failure hypothesis？

物理誤差與計算失敗是同一件事嗎？

量子資訊不能複製，冗餘從哪裡來？

怎麼知道哪裡出錯，又不直接讀出答案？

Stabilizer 到底壓縮了什麼資訊？

Code distance 能保證什麼，又不能保證什麼？

為什麼下一步需要 Surface code？

為什麼 Surface code 適合超導量子晶片？

一輪 syndrome extraction 應該怎麼排？

Syndrome measurement 本身會出錯，怎麼辦？

Decoder 要多快才夠快？

Physical error 降低，logical error 就一定下降嗎？

一顆 logical qubit 真正需要多少硬體與古典資源？

如何送入訊號，而不把熱與雜訊一起送進 10 mK？

Dilution refrigerator 各溫層能提供多少 cooling power？

如何建立 conduction、dissipation、radiation 與 device heat budget？

Drive、flux 與 readout line 應如何 attenuation、filtering 與 thermalization？

如何為三種線路畫出逐級 thermal/noise budget？

如何用 budget 決定元件位置，而不是背低溫零件名稱？

電子儀器規格如何轉變成 quantum error？

DAC、AWG、LO、IQ mixer 與 clock 如何形成控制鏈？

如何建立 amplifier cascade 的 gain、noise 與 dynamic-range budget？

Multiplexed readout 會遇到哪些 intermodulation、ADC 與分類問題？

如何由 readout target 反推 electronics requirements？

如何驗收 room-temperature 到 qubit 的 signal-integrity chain？

當 qubit 數量增加，為什麼封裝也會成為 Hamiltonian 的一部分？

Package cavity、slotline、ground return、bond wire 與 seam loss 如何影響 qubit？

如何從 EM mode 與 participation 指標建立驗收條件？

I/O density、heat load、3D wiring 與 cryogenic control 如何共同限制擴充？

如何進行一次 100-qubit package/wiring architecture review？

系統擴充時，最先爆掉的三個 budget 可能是什麼？

版圖上的 EJ、EC 如何被製程真正做出來？

Substrate、base metal、lithography、etch、lift-off 與 cleaning 如何形成製程流程？

如何從 Rn、Ic 與 EJ 建立 Josephson-junction process module？

PCM、overlay、residue 與 surface treatment 如何接受低溫驗證？

每個 process step 應監控哪些 CTQ、PCM 與 defect？

如何建立 design parameter → process control 的映射？

如何把『這顆 qubit 不好』轉成可重複的製程知識？

TLS、surface/interface loss、quasiparticle 與 participation ratio 如何影響 T1？

如何從製程變異分布推到 frequency collision 與 chip yield？

Split lot、PCM 與 cryogenic test 如何形成 design–fab–measure loop？

如何設計 frequency spread 或 T1-tail 的 split-lot experiment？

如何從追求 best device 改成管理 manufacturable distribution？

面向可用量子計算，整體架構應如何選擇？

如何從 workload 推出 logical-qubit、error 與 latency requirements？

如何由 logical requirements 向下配置 code、qubit、coupling 與 control？

Modular、2D/3D I/O、cryo-control 與不同 qubit branches 如何比較？

如何完成 QPU、control、fabrication 與 QEC 的整體 architecture review？

如何區分 demonstrated、projected、assumed 與 kill criterion？