PHYS598500 · Week 15 · T6
Materials Loss、製程變異、Yield 與 Design–Fab–Measure Loop
Materials Loss, Process Variation, Yield, and the Design–Fab–Measure Loop
本週定位
學習成果
- 理解 TLS、surface/interface loss、quasiparticle、radiation 與 participation ratio。
- 把 JJ variation、CD、film/interface variation 投影成 frequency spread、collision 與 yield。
- 設計以 split lot、PCM、room-temperature metrology 與 cryogenic test 組成的 feedback loop。
兩小時授課配置
| 時間 | 形式 | 授課內容與當段產出 |
|---|---|---|
| 0–10 分 | 定位／診斷 | 如何把『這顆 qubit 不好』轉成可重複的製程知識？ 以一個問題確認先備與本週接口。 |
| 10–35 分 | 概念主線 A | TLS、surface/interface loss、quasiparticle 與 participation ratio 如何影響 T1？ 建立第一組物理概念、變數與工程語言。 |
| 35–60 分 | 推導／定量 | 如何從製程變異分布推到 frequency collision 與 chip yield？ 走完關鍵公式或定量關係，不停留在名詞介紹。 |
| 60–70 分 | 休息 | Break 保留兩小時課程的注意力恢復窗口。 |
| 70–95 分 | 概念主線 B | Split lot、PCM 與 cryogenic test 如何形成 design–fab–measure loop？ 把物理結果接到元件、控制或系統架構。 |
| 95–110 分 | 案例／研討 | 如何設計 frequency spread 或 T1-tail 的 split-lot experiment？ 學生留下可檢查的圖、表、推導或 architecture decision。 |
| 110–120 分 | 整合／驗收 | 如何從追求 best device 改成管理 manufacturable distribution？ 用 exit question 檢查是否能跨層解釋。 |
合計：120 分鐘
從 best device 到 manufacturable distribution：變異、良率與製程回饋
本週驅動問題：一顆高 coherence 樣品無法證明可製造性。如何用 wafer-level distribution、test vehicle、failure analysis 與 design–process co-optimization 建立可擴張 QPU？
0–10 分鐘：問題設定與先備診斷
先要求學生不用查資料，以一張圖畫出本週主題從抽象模型到真實硬體的訊息流。教師不立刻公布答案，而是收集學生把哪些層次畫成等號。全課結束時再重畫一次，用兩張圖的差異驗收是否真正建立跨層理解。
10–35 分鐘：TLS、surface/interface loss、quasiparticle 與 participation ratio 如何影響 T1？
黑板主線：loss budget 與 participation ratio
若一顆 QPU 有 \(N\) 個關鍵元件，每個獨立成功率為 \(y\)，全數成功率粗略為 \(Y=y^N\)。即使 \(y=99.9\%\)，\(N=1000\) 時 \(Y\approx e^{-1}\approx37\%\)。真實缺陷並不獨立，repair/redundancy也會改變結果，但此估算說明大型晶片必須使用 design for yield、spare/routing、binning與局部容錯，而不是只要求單元件「很高良率」。
製程控制需同時看 within-die、die-to-die、wafer-to-wafer與 run-to-run variation。hierarchical data model 把 mask revision、tool、recipe、lot、wafer、die、device、package與 cooldown 串起來，才能把低溫異常追回製程。沒有 provenance 的 coherence 數字無法用來改 recipe。
損耗 budget
可用 participation model 粗寫 \(1/Q=\sum_i p_i\tan\delta_i+1/Q_{\mathrm{other}}\)。改變 geometry 可能降低某界面 participation，卻增大 footprint或 coupling parasitic。材料改善與設計改善必須用 test structures 分離，否則容易把 frequency、field distribution與 material loss 混為一談。
35–60 分鐘：如何從製程變異分布推到 frequency collision 與 chip yield？
學生兩人一組，把推導中的每個符號分成「設計可選參數、製程/裝置產生參數、必須校準參數、只能量測估計的狀態」四類。這一步迫使公式離開紙面，成為 architecture dependency。
休息與黑板保留
保留本週核心 equation 與 dependency graph。休息後直接以既有教材展開，不重新講一次名詞表。
既有教材整合：由元件知識進入完整系統
下列內容不是附錄，而是本週第二段講授材料。授課時選擇與黑板模型直接相連的圖、表與段落逐一解讀；其餘留作課後複習。每一段都要追問「它改變了哪一個 Hamiltonian／control／measurement／system 參數」。
教材深挖 1：邁向Scalable QPU-量子晶片設計
整合自既有 Insight iHBAR 教材：QC_hardware/U.html
走向量子計算，整合數千上萬個量子位元是當前努力的方向。 然而，當多個超導量子位元整合在量子晶片上時，量子位元間的串擾（Crosstalk），成了當前量子計算嚴峻的課題。
中研院的量子電腦發展
▲中研院的量子電腦解構圖，左邊為在外部的控制、分析硬體，負責將古典電腦的數位訊號，轉換成控制超導量子電腦的類比微波訊號，
反之亦將讀取出來的微波資訊轉換成古典電腦可以分析的數位訊號。
右邊為中研院採用的稀釋製冷機內部相關的微波元件、量子晶片與屏蔽組件。
Ref: Sinica
▲中研院上一代5量子位元晶片設計（據說當前在研製20量子位元QPU）。
Ref: Sinica
| I/O端 | 類似術語 | 功能解說 |
|---|---|---|
| XY | Drive line | 用於輸入控制脈衝，操控量子位元的狀態（如進行 X/Y 閘操作），通常是微波RF訊號。 |
| Z | Flux line | 提供直流或低頻訊號改變 SQUID 迴路的有效磁通量，進而調變量子位元或諧震器的頻率。 |
| ROin | Readout drive/input | 輸入微波脈衝與讀取諧振器（Readout Resonator）交互作用。通常是微波RF訊號。 |
| ROout | Readout output | 讀取諧振器會因為量子位元的狀態不同，改變透射的波段，由外部儀器分析回傳的訊號強弱來判斷量子位元的狀態。 |
| Pumping | 用於激發參數放大器（如 JPA 或 TWPA）所需的能量輸入，來增強回到外部的訊號，通常在特定頻率提供高功率微波。 |
Ref: Sinica
▲電子顯微鏡下量子位元電路圖、約瑟夫森節。在這邊量子位元的尺寸設計、諧振器的長度尺寸等都是設計上的know-how。
例如傳統上Transmon的設計自然頻率約在5~9GHz，這受到兩件事情的考量：
- 上限：材料的超導溫度決定了上限。目前因為鋁在製作約瑟夫森節(JJ)製程的優勢與優異的量率，多數JJ都採用\(Al-Al_2 O_3-Al\)的SIS結構為主 （相關解說可以參考「超導量子位元（進階版）：約瑟夫森節」）。 鋁的臨界溫度為1.2K，意味著其超導古柏對的能量\( \Delta \)為\( \Delta=1.76 k_B T_c\)。由量子力學可知對應的頻率約為40 GHz，如果操作頻率逼近或超過這個頻率，會產生準粒子激發（Quasiparticle excitation）或破壞超導性，導致退相干發生。
- 下限：由量子電腦操作的背景溫度決定。目前超導量子電腦在的設計都處在10~20 mK，對應的熱激發頻率約為400 MHz (以20mK計算)，如果量子位元設計的操作頻率與低溫的熱噪音相近，容易從基態被激發造成錯誤，量子位元設計的頻率需要盡可能減少熱背景干擾，故環境的溫度決定的下限。
依照這兩點要求，鋁基超導量子位元設計的操作頻率就被設定在1~10GHz這個數量級。（當然，如果非超導量子位元，則操作頻率可以在不同的範圍。例如矽基自旋量子位元可以在1K的環境下操作，光量子位元可在室溫下操作，對應的上下限需求就不同。） 根據操作頻率設計超導量子位元的電容能量\(E_C\)，尺寸與幾何形狀需經過電磁模擬後，成為圖中的設計樣式。諧振器的長度尺寸也是由操作頻率來決定其長度。
邁向多量子位元所需要面對的問題
要達到量子計算的基本優勢，一種說法是至少需要50個量子邏輯位元（logical qubit）。此說法的根據為50個量子邏輯位元表示的計算空間為\(2^{50}\)維度， 而\(2^{50}\approx 1024 TB\)足以表示當前大部分古典電腦計算的資料量。 看起來很簡單，背後實際上要動用超過千顆的物理量子位元（physical qubit）。這牽涉到量子糾錯（Quantum Error Correction）的議題。 以Shor 9 code為例，一個logical qubit需要用到9個physical qubits+8個Ancilla qubits=17個qubit，50個量子邏輯位元至少背後有850個位元參與計算過程。 （當然Shor 9 code是早期、相對「沒效率」的量子位元糾錯方式，然而這是非常跨時代的成果。近來來已有Surface code、Color code、Bacon-Shor code等等來增加量子位元的有效利用率。） 要設計QPU，有以下議題要考慮：
連外資訊交換（Signal input/output）
如何排列量子位元、線路（Connectivity and Layout）
古典串擾（Classical crosstalk）
量子串擾（Quantum crosstalk）
連外資訊交換（Signal input/output）
間單的說，目前一個超量子位元至少需要兩條控制線（一條XY控制，一條Z控制），再考慮讀曲線（一進一出）、泵補增益線
，如果進一步希望量子位元間的可調耦合（控制線一條），粗略就需要五倍於量子位元數量的連外RF訊號線，非常驚人。
如何排列量子位元、線路（Connectivity and Layout）
要設計超導量子晶片，牽涉到採用的超導量子位元的形式、量子位元間耦合的形式、讀取線路的需求，還有個元件之間的編排都是需要考量的議題。在這邊針對以Transmon為基礎的QPU來討論設計需求：
量子位元是否可調頻率？
量子位元的耦合為直接或間接耦合（借助諧振器）？間接耦合諧振器是否可調耦合大小？耦合拓墣是否可變？
讀取諧振器的頻率區隔、與總線（Bus）的耦合
量子位元的連接拓樸、線路間的跨越
晶片分層與封裝
在這些議題上，著名的兩大陣營IBM和Google就採取了截然不同策略。IBM走的不可調路線、而Google採幾乎全可調路線。以下針對電路設計來理解這兩條路線的著眼的原因差異。
- 量子位元是否可調頻率？
- 量子位元的耦合形式
- 讀取諧振器的頻率區隔、與總線（Bus）的耦合
- 量子位元的連接拓樸、線路間的跨越
- 晶片分層與封裝
Ref: 作者繪製
▲左側為定頻率的Transmon，由一個JJ作為非線性電感。右側為可調頻率的Transmon，兩個JJ形成的SQUID可受外部磁場\(\Phi_B\)來調控動態電感，從而調整頻率。
▲中研院的Tunable Transmon與Flux line (Z-Control)在電子顯微鏡下，加上電流流向的示意圖。透過調控電流的大小，產生磁場來達到調控Transmon的頻率。
Ref:作者修改，原圖取自 如何打造一台量子電腦 (中央研究院物理研究所/陳啟東研究員) https://www.youtube.com/watch?v=wceckog180U&t;=3420s
▲量子位元間的耦合方式，左側為固定耦合（量子位元頻率固定、直接電容耦合），右側為全可調式（量子位元頻率可調、藉由可調頻諧振器耦合）。
IBM的固定式設計，以上圖左側為例，每個量子位元只需要一條XY-control line，共只需兩條控制線。
Google的全可調設計，以上圖右側為例，每個量子位元需要XY & Z兩條控制線，加上可調頻諧振器需要一條控制線，
就需要五條控制線，是固定式設計的2.5倍。
Ref: 作者繪製
▲固定耦合式設計就需要考慮區分不同位元間的頻率分離，避免非預期地串擾。
Ref: doi.org/10.1007/s10948-021-06104-5
▲與之相比，可調式設計就可以透過改變頻率差來操作耦合強度。
在沒有操作時，可以將耦合諧振器的頻率遠離量子位元的頻率，因為耦合強度反比於兩元件之間的頻率差（Detuning，失諧），此時兩個量子位元就可以視為隔離。
當需要進行閘運算時，再將頻率差縮小，就可以進行量子位元耦合。可調式設計可以兼顧製程後可調性，一方面可以透過訊號調整製程上的誤差；
另一方面還可實現可變QPU拓墣，即可以依照運算需求改變量子位元間的連結性。
Ref:Suppression of Qubit Crosstalk in a Tunable Coupling Superconducting Circuit
DOI: 10.1103/PhysRevApplied.12.054023
IBM走的不可調路線，可以大幅簡化電路設計的複雜度，較容易增加製程上量率，同時連外的線路少，接收到的雜訊也較少，IBM認為透過這種方式可以較快速實現量子優勢計算。
但同時也被迫面對量子位元因為直接耦合造成的串擾、一旦離開製程後就完全不可調整的缺點。
Google採幾乎全可調路線，就需要面對複雜的線路設計、更多的噪訊干擾等問題，也因為控制參數很多，需要大量的參數校正。
但全可調路線因為具有較高的彈性，可以透過外部儀器修正各項參數，可以逐步逼近最佳化，目前（2025）是Google領先，多數廠商也採用可調設計，連IBM也開始慢慢走向可調式設計。
--9784b761.png)
▲能不能讓多個量子位元共用同一個耦合諧振器呢？目前也有相關的研究，這邊展示出10個量子位元共用同一個耦合器（B，Quantum Bus），也實現一種All-to-All connectivity。
具體可行的操作可以是耦合器的頻率遠離量子位元，當兩個量子位元要進行運算時，在將指定兩個量子位元的頻率移至與耦合器的頻率相近，運算完之後再移開頻率。
10-Qubit Entanglement and Parallel Logic Operations with a Superconducting Circuit
DOI: 10.1103/PhysRevLett.119.180511
▲ 簡化來理解量子位元的讀取。
(a)早年採用直接讀取，外部電路直接量測量子位元。但這樣容易讓非預期的雜訊引入，也是一種破壞性量測。
(b)讓量子位元搭配一個耦合諧振器，藉由量測諧振器頻率的改變來間接得知量子位元的狀態，是一種QND量測，可以實現重複量測增加保真度。
(c)進一步搭配一個Purcell filter來增加保真度。Purcell filter的功用由下一張圖解說。
進一步瞭解超導量子位元的讀取，可以參考超導量子位元(進階版)：量子計算硬體基礎
Ref: A quantum engineer's guide to superconducting qubits featuredFree
Doi: 10.1063/1.5089550
▲ Purcell Filter透波率對頻率的設計考量。雖然量子位元搭配一個耦合諧振器可以增加量測的保真度，
但量子位元的狀態還是有可能透過諧振器外流導致退相干。Purcell Filter透波率設計與諧振器的頻率對齊，可以保證良好的讀取信號輸入和輸出，
但是在量子位元自然頻率上壓制，確保量子位元的能量無法流出，提升相干時間。
Ref: A quantum engineer's guide to superconducting qubits featuredFree
Doi: 10.1063/1.5089550
目前在量子位元晶片設計中，常常將個別量子位元的讀取共用同一條讀取線（Readout Bus or feedline），只要將每個讀取諧振器頻率錯開，就可以有效分析數據。 以下提供兩個範例：
▲這張是 5 qubit layout 的示意圖。其中 Z 是 flux line，XY 是 Drive line，5 個 Qubit 是直接電容耦合。此外，每個 qubit 都有自己的 readout resonator，在上方併入（此圖顯示是電感耦合）到 readout line。
doi.org/10.1038/nature13171
▲這張也是 5 qubit layout 的示意圖。圖中charge line表示XY control，量子位元間透過定頻率的耦合諧振器耦合。這邊可以與前一張圖比對，讀取諧振器跟總線間還有一個Purcell filter。
Entanglement stabilization using ancilla-based parity detection and real-time feedback in superconducting circuits
DOI: 10.1038/s41534-019-0185-4
▲這張是 4 qubit layout 。圖正中間是讀取總線入口，連接四個Purcell filter和讀取諧振器，可以見到四個Purcell filter、讀取諧振器長度皆不相同，意味著不同的工作頻率。
Fast Multiplexed Superconducting-Qubit Readout with Intrinsic Purcell Filtering Using a Multiconductor Transmission Line
DOI: 10.1103/PRXQuantum.6.020345
▲QPU拓墣表示量子位元間的連接拓樸。要實現量子演算法優勢，盡可能實踐量子位元的All-to-All連接是重要的議題。然而對於固態量子位元體系（超導量子位元、半導體量子位元等）
，由於製程上的關係，多半是平面排列，這導致量子位元如果不採用3D線路連接，則只能跟鄰近的量子位元耦合。右圖為IBM目前的QPU拓墣。
而對於非固態量子位元體系如離子阱量子位元，可以透過離子的偶極交互作用實現遠程的耦合，從而實現All-to-All。
Ref: https://thequantuminsider.com/2022/08/12/a-guide-to-quantum-computing-benchmarking-and-certification/
Schematic representation of different QPU topologies. (Top-left: IonQ, Top-center: OXC, Bottom-left: Rigetti, Right: IBM). Images compiled from AWS Braket and IBM Quantum Experience sites.
▲ IBM Heron 與 Loon 架構比較。
Heron 架構顯示較清楚的 Qubit 與 tunable coupler 佈局，目標是在中等規模下提高品質與可用性。
然而，若要支援更複雜的錯誤校正與更大規模的量子計算，需要更高密度、更複雜的連接網路。
Loon 則展示更高密度、更複雜的連接網路，目標是支援更大規模的量子錯誤校正與量子運算。
從 Heron 到 Loon，即為為從「規則且較稀疏的耦合網路」走向「更高連通度、更複雜走線的量子晶片」。
這種架構挑戰不只是量子電路設計，也涉及製程、封裝、控制線路、微波工程與低溫系統整合。
Ref: https://www.hpcwire.com/2025/06/10/ibm-sets-2029-target-for-fault-tolerant-quantum-computing/
▲ 固態量子位元體系多半是平面排列，各種控制線複雜的穿越導致線路之間勢必有跨越的問題。元件間的互相跨越（control line可以跨越resonator/coupler，但反之不宜）或是避免跨越（任何線路都不可跨越量子位元）
。再來，量子晶片亦需要在封裝上下功夫。當前主要採用覆晶封裝（flip chip），為了維持量子位元的保真度不受其他元件的干擾，
可以將量子晶片拆成兩層，需要高品質的區域放置量子位元，而其他如控制電路、讀取等線路放到另外一層，再將兩層疊在一起。
Ref: 如何打造一台量子電腦 (中央研究院物理研究所/陳啟東研究員) https://www.youtube.com/watch?v=wceckog180U&t;=3420s
▲ 除了雙層的覆疊，目前也開始朝向將不同功能的元件分散到獨立的晶片層。圖為IBM Eagle和Osprey的設計，將量子位元、控制線路、諧振器分到不同的晶片層，減少干擾。
Ref: IBM quantum computers: evolution, performance, and future directions, DOI:10.1007/s11227-025-07047-7
Ref: https://wccftech.com/ibm-intros-osprey-quantum-processor-over-400-quantum-bits-to-power-quantum-system-two/
▲ 因為製程上的關係與超導量子位元的尺寸不小，除了將不同元件分在不同晶片上，
在單一晶片難以塞入大量的量子位元，故跨晶片的超導量子位元連結並保持量子特性亦是封裝上重要的實驗與挑戰。
Modular superconducting-qubit architecture with a multichip tunable coupler
DOI: 10.1103/PhysRevApplied.21.054063
串擾議題：古典串擾與量子串擾
在當前的量子電腦發展上，嚴格來說其實是半古典、半量子的綜合體，利用古典電腦發送帶有古典資訊的微波訊號，進入到量子位元後，
因為量子位元與微波耦合，會回傳帶有量子資訊的古典信號，再由古典電腦分析結果。
此特性可以稍微將串擾議題分類為古典串擾與量子串擾。
由控制訊號、閘操作造成的非預期影響，歸類為古典串擾；而量子串擾，來自於其他量子位元因為處在不同狀態，造成指定的量子位元控制不如預期。由下一節討論。
|
本文參考 由中興大學 郭華丞教授 應 中原大學 徐立義教授 邀請，主講題目：
Key issues in designing a scalable QPU
Event Date: 2025-06-18 Speaker: Prof. Watson Kuo (Dept. of Physics, National Chung Hsing University) Host: Prof. Li-Yi Hsu (CYCU) Place: R211, Science Building, Chung Yuan Christian University Time: 14:00 筆者深感啟發，特此致謝。 |
|---|
教材深挖 2：邁向Scalable QPU-串擾議題
整合自既有 Insight iHBAR 教材：QC_hardware/V2.html
在當前的量子電腦發展上，嚴格來說其實是半古典、半量子的綜合體，利用古典電腦發送帶有古典資訊的微波訊號，進入到量子位元後， 因為量子位元與微波耦合，會回傳帶有量子資訊的古典信號，再由古典電腦分析結果。 此特性可以稍微將串擾議題分類為古典串擾與量子串擾。 不過讀者也無需過度在意確切的定義，實務上不同類型的串擾常會同時發生，物理學家和工程師藉由假設串擾模型來預測串擾的發生，再進行優化。
古典串擾
由控制訊號、閘操作、量子位元間非預期的耦合項造成的非預期影響，大體上歸類為古典串擾。可以簡單從Hamiltonian來思考：
\[ \hat{H}=\hat{H}_{qubits}+\hat{H}_{coupling}+V_{control}+\color{red}{\hat{H}_{unexpected}} \]
因為量子Hamiltonian常由古典Hamiltonian量子化而來，故此類串擾常可用古典模型來模擬。
▲由控制訊號的電磁場洩漏造成其他量子位元的影響。
Ref: 作者繪製
▲量子位元間有設計外的耦合項，造成非預期的狀態轉換或退相干。
Ref: 作者繪製
返回電流 Return Current Focus
▲ 在現代精密電子電路中，需要注意接地問題。同樣的在量子電路中，電流是否依照理想狀態返回接地，
如果在晶片上亂竄，會造成Flux crosstalk。此時就需要Return Current Focus的設計
例如利用空橋將接地的部分盡可能相連，使Flux current盡可能快速離開晶片。
Ref: 左：Sinica
右：https://i.sstatic.net/3lSUB.png
量子串擾
量子串擾來自於其他量子位元因為處在不同狀態，造成指定的量子位元控制不如預期。在量子世界裡，完整的物理演化包含Hamiltonian和state vector：
\[ i\hbar\partial_t \ket{\psi}=\hat{H}\ket{\psi} \]
由於\(\ket{\psi}\)是量子物理的特性，沒有古典對應，故與\(\ket{\psi}\)有關的串擾可被歸類為量子串擾。
▲ State Propagation，不在基態的量子位元可能會影響到其他處在基態的量子位元。
Ref: 作者繪製
▲ 理想的量子晶片，當計算侷限在局部子系統時，理論上操作結果、品質不應與其餘量子位元的狀態有關。但實務上，即便空間位置很遠的量子位元，也有可能會對操作子系統產生影響。
Ref: 作者繪製
當然，量子狀態的演化其實跟Hamiltonian有關，不同位元間的狀態改變一定與Hamiltonian是否有交互作用項有關，量子串擾與古典串擾不一定有明確的劃分。
串擾的修正，可以在製程上進行優化，也可以利用校正的方式，針對運算閘操作進行修正。
|
本文參考 由中興大學 郭華丞教授 應 中原大學 徐立義教授 邀請，主講題目：
Key issues in designing a scalable QPU
Event Date: 2025-06-18 Speaker: Prof. Watson Kuo (Dept. of Physics, National Chung Hsing University) Host: Prof. Li-Yi Hsu (CYCU) Place: R211, Science Building, Chung Yuan Christian University Time: 14:00 筆者深感啟發，特此致謝。 |
|---|
教材深挖 3：超導量子電腦-硬體技術與廠商指引(2025)
整合自既有 Insight iHBAR 教材：QC_hardware/V3.html
▲
Ref: 如何打造一台量子電腦 (中央研究院物理研究所/陳啟東研究員) https://www.youtube.com/watch?v=wceckog180U&t;=3420s
▲
Ref: 如何打造一台量子電腦 (中央研究院物理研究所/陳啟東研究員) https://www.youtube.com/watch?v=wceckog180U&t;=3420s
▲
Ref: 如何打造一台量子電腦 (中央研究院物理研究所/陳啟東研究員) https://www.youtube.com/watch?v=wceckog180U&t;=3420s
▲
Ref: doi.org/10.1007/s10948-021-06104-5
▲
Ref: doi.org/10.1038/s41467-022-34727-2
Engineering superconducting qubits to reduce quasiparticles and charge noise
Floating Qubit
▲
doi.org/10.1038/s41467-024-48230-3
Mechanically induced correlated errors on superconducting qubits with relaxation times exceeding 0.4 ms
Floating Qubit
▲
doi.org/10.1038/s41467-024-48230-3
Mechanically induced correlated errors on superconducting qubits with relaxation times exceeding 0.4 ms
Floating Qubit
▲
doi.org/10.1038/s41467-023-39249-z
Quantum bath suppression in a superconducting circuit by immersion cooling
▲
doi.org/10.1038/s41467-023-39682-0
Phononic bath engineering of a
superconducting qubit
Phononic bath engineering of a superconducting qubit 探討了將超導量子位元耦合到聲學表面波（SAW
▲
10.1038/s41598-024-57248-y
Wiring surface loss of a superconducting transmon qubit
▲
Gate-Efficient Simulation of Molecular Eigenstates on a Quantum Computer
DOI: 10.1103/PhysRevApplied.11.044092
▲
Deep-Neural-Network Discrimination of Multiplexed Superconducting-Qubit States
DOI: 10.1103/PhysRevApplied.17.014024
▲
Schematic representation of different QPU topologies. (Top-left: IonQ, Top-center: OXC, Bottom-left: Rigetti, Right: IBM). Images compiled from AWS Braket and IBM Quantum Experience sites.
▲
The IQM Star architecture connects all qubits through a central resonator, enabling effective all-to-all connectivity, which improves error resilience and algorithm efficiency.
▲
Entanglement stabilization using ancilla-based parity detection and real-time feedback in superconducting circuits
DOI: 10.1038/s41534-019-0185-4
▲
Entanglement stabilization using ancilla-based parity detection and real-time feedback in superconducting circuits
DOI: 10.1038/s41534-019-0185-4
▲
Decay-protected superconducting qubit with fast control enabled by integrated onchip filters
DOI: 10.1038/s42005-024-01733-3
▲
On-premises superconducting quantum computer for education and research
DOI: 10.1140/epjqt/s40507-024-00243-z
▲
Ref: https://meetiqm.com/blog/jumping-off-the-grid-in-quantum-processor-innovation-introducing-iqm-star/
▲
Ref: IQM Blog - Jumping off the grid in quantum processor innovation
▲
IQM crystal, 5Q, 20Q, 54Q, 150Q
Ref: Technology and Performance Benchmarks of IQM’s 20-Qubit Quantum Computer (PDF)
▲
IQM crystal, 5Q, 20Q, 54Q, 150Q
Ref: Technology and Performance Benchmarks of IQM’s 20-Qubit Quantum Computer (PDF)
▲
IQM crystal, 5Q, 20Q, 54Q, 150Q
Ref: Technology and Performance Benchmarks of IQM’s 20-Qubit Quantum Computer (PDF)
▲
IQM crystal, 5Q, 20Q, 54Q, 150Q
Ref: Technology and Performance Benchmarks of IQM’s 20-Qubit Quantum Computer (PDF)
▲
Coherent microwave-photon-mediated coupling between a semiconductor and a superconducting qubit
DOI: 10.1038/s41467-019-10798-6
▲
Coherent Josephson Qubit Suitable for Scalable Quantum Integrated Circuits
DOI: 10.1103/PhysRevLett.111.080502
▲
Superconducting quantum computing: a review
DOI: 10.1007/s11432-020-2881-9
▲
Superconducting quantum computing: a review
DOI: 10.1007/s11432-020-2881-9
▲
Superconducting quantum computing: a review
DOI: 10.1007/s11432-020-2881-9
▲
Superconducting quantum computing: a review
DOI: 10.1007/s11432-020-2881-9
- 基本元件： gate line、readout line、flux bias line、resonator
- 構成： qubit 多採 XY gate + Z gate 線控制，resonator 作為 readout 或耦合中介
- 尺寸考量： qubit 約 100 µm，resonator（6 GHz）約 4 mm
▲
2. 低溫操作條件
- 使用 dilution fridge 降至 0.02 K 以下，抑制黑體輻射
- 操作頻率須滿足 GHz ≫ kT 條件，常見為 5–7 GHz
- 超導 gap Δ ≈ 1.76 Tc
3. Qubit 頻率設計：IBM vs Google
- IBM： fixed-frequency SQUID，穩定但難調控
- Google： tunable-frequency SQUID，可調但易受 flux noise 影響
4. Crosstalk 串音問題與解法
- Classical crosstalk： gate 線之 signal 串擾
- Quantum crosstalk： readout 或 flux 線干擾 nearby qubit
- 解法： 拉距離、隔離接地、加 shielding/filter、設計雙層佈線
5. Tunable Coupler 與 Parasitic 元件
- 可調耦合器支援關閉 qubit 間 interaction（gate on-demand）
- parasitic element（雜散電容/電感）會造成殘餘耦合
- 避免共振腔載 photon 時未清空（需 reset）
6. 回流電流與 Residual 耦合問題
- flux 控制電流回流路徑造成非預期耦合
- 設計 qubit array 時避免產生意外 residual interaction
- tunable coupler 可有效 suppress 不必要耦合
7. Gate Propagation 與 off-resonance 操作
- off-resonance 控制方式可透過 detuning 處理
- 操作時需規劃 gate 的時間排列以避免重疊（propagate diagram）
8. 模擬 Hamiltonian 與分解策略
- 量子模擬關鍵為實現
e-iHt - 使用 Suzuki-Trotter 或變分方式分解為 gate
- Free evolution 中的 undesired coupling 需插入 cancel 序列（如 echo、Z gate）
▲
教材深挖 4：IQM量子電腦科技發展
整合自既有 Insight iHBAR 教材：ASW2026/B.html
IQM是一家芬蘭專注於超導量子電腦的供應商，結合自研超導量子系統、量子雲端平台，協助學研機構與高效能運算（HPC）中心探索與落地量子計算應用。
IQM Qubit Architecture
| Crystal | Star | Constellation | |
|---|---|---|---|
| 拓樸 |
|
|
|
| 組成 | 由量子位元、可調耦合器組成 | 加入計算性諧振器 | 由六邊形 Star 結構為單元組成 |
| 特點 |
|
|
|
▲ IQM的量子位元拓樸策略。
從傳統的四邊形架構(Crystal)，到IQM獨家的六邊形Constellation架構，顯示出IQM在超導量子位元QPU設計上，針對拓樸優化的思考與嘗試。
理想的量子計算需要量子傅立葉轉換（QFT），如果量子位元間的連接性越大，則可以減少SWAP等操作來縮短電路深度。
但超導量子位元是2D的電路設計，較難達到All-to-All Connectivity，故如何提升量子晶片的操作性，一直是當前活躍的研究主題。
Ref: arxiv.org/pdf/2503.12869
Ref: https://arxiv.org/pdf/2503.10903
Ref: https://meetiqm.com/blog/iqm-constellation-a-new-quantum-processor-architecture-for-scalable-error-correction/
▲ 用交錯隨機基準測試（Interleaved Randomized Benchmarking, IRB）來量測IQM Star量子閘的保真度（fidelity）。MOVE閘是IQM針對Star架構設計的閘。
Ref: arxiv.org/2503.10903
解讀IQM Roadmap
▲ 讓量子電腦達到實用FTQC量產化的研發上，IQM認為是三個重點：
Quality:提升量子晶片的品質，包含單個位元的Fidilty、2-Qubit Gate Fidelity，以及整個電路上Crosstalk的壓制。
Scaling:在單晶片上集成大量高品質的量子位元，目標百萬顆以上。
Topology:不同的Architecture可以實踐不同的閘運算自由度、減少電路深度、增加編譯的彈性。
Ref: Adopt from https://meetiqm.com/technology/roadmap/
晶片上位元佈局研究
|
|
|---|---|
| 透過研究不同間距，來衡量量子位元之間的耦合與串擾。 | 覆晶封裝下，不同走線位置對量子位元的影響。 |
Ref: 10.1103/PRXQuantum.4.010314
▲ 預計在APS 2026，IQM會發表在Constellation上加入遠程耦合的位元交互作用。是為了對應到qLDPC的發展。
qLDPC 量子糾錯
這邊來提一下為何IQM會進行遠程交互晶片設計，相關技術可以參考IBM在2024年qLDPC的工作。糾錯碼在實用計算上佔有非常重要地位，如何在最低的開銷下達到最佳的資訊傳輸和糾錯冗餘一直是工程上權衡的課題。 由於量子計算不可測量的特性，讓量子糾錯的難度更高。 超導量子位元屬於二維的量子晶片，當前最主流的量子糾錯是表面碼Surface Code。 Surface Code優點是對於connectivity的需求只需要鄰近的Qubit，不需要遠程交互作用，但缺點是Ancilla Qubit的數量隨系統增加同步增加，實用上會增加系統複雜度與錯誤。 IBM在2024年展示了qLDPC (quantum Low-Density Parity Check code)混合Surface Code的量子糾錯運算。 qLDPC需要長程的交互作用，得益於IBM多層晶片製程的佈線，可以實現較複雜的量子位元間交互連接性拓樸。
▲ IBM論文中比較傳統的表面碼（Surface Code）與新型且高效的雙二分碼（Bivariate Bicycle Code 簡稱 BB code，屬於qLDPC的一種）。
圖a是表面碼 (Surface Code)。
圖bBB 碼 (Bivariate Bicycle Code)的幾何結構： 它被「嵌入」在一個拓樸環面（Torus，甜甜圈形狀）上，每個量子位元有 6 條線連出去（4 條短程，2 條長程）。
圖c混合架構與操作。
傳統表面碼如果要達到同樣的容錯水準，可能需要數千個位元，而 BB 碼只需要一百多個。
Ref: 10.1038/s41586-024-07107-7
▲ 前面所說的BB Code嵌入在拓樸環面的示意圖，由IBM所繪製。
Ref: https://www.ibm.com/quantum/blog/large-scale-ftqc
▲ IBM多層晶片製程的佈線，可以實現較複雜的量子位元間交互連接性拓樸。更多量子晶片介紹可以參考：邁向Scalable QPU-量子晶片設計。
Ref: https://thenewstack.io/ibm-cracks-code-for-building-fault-tolerant-quantum-computer/
Ref: https://www.hpcwire.com/2025/06/10/ibm-sets-2029-target-for-fault-tolerant-quantum-computing/
教材深挖 5：FUJITSU：FTQC研發與挑戰
整合自既有 Insight iHBAR 教材：ASW2026/F.html
FUJITSU是日本量子電腦整機的製造、開發商，與日本RIKEN理研量子中心有深度合作，目標是開發出日本自研自製的FTQC量子電腦。這次演講的內容主要介紹、評估邁向大規模FTQC實用化所需要面對的課題。
▲ FUJITSU在日本有企業級資料中心、超級運算中心建置的解決方案。下方有趣的提到FUJITSU各個階段算力提升的方式：
運算頻率提升：透過CPU高頻運算
多核心運算：多核心CPU
多叢集運算：叢集高速互聯
記憶體內運算/近記憶體運算：克服記憶體頻寬牆，試圖減緩記憶體-運算核心資料間交換造成的延遲。
此外，也投入下一代量子科技、量子外延科技的計算發展。
量子電腦的種類
▲ 量子電腦的種類大致上可以分類為閘控量子計算(Gate-Base)和絕熱量子計算(Annealing)兩大類。在計算科學裡，這兩類量子計算算力等價，可以互相模擬，但針對不同問題所需的計算開銷不同。
閘控量子計算(Gate-Base)較容易與傳統計算做類比，而絕熱量子計算適合做最佳參數分析（即基態搜索）。FUJITSU針對多項技術都有投入開發。
▲ FUJITSU的量子電腦路線圖。FUJITSU研究包含超導量子電腦、鑽石自旋量子電腦。「STAR架構」一種基於相位旋轉閘（phase rotation gates）的量子運算架構。
Ref: https://global.fujitsu/en-global/technology/research/quantum
Ref: https://global.fujitsu/-/media/Project/Fujitsu/Fujitsu-HQ/technology/research/quantum/event-202503/FQD2025japan_guest_talk3.pdf
FUJITSU和RIKEN多量子位元系統開發
▲ FUJITSU和RIKEN的量子計算中心負責人中村泰信(Yasunobu Nakamura)合作開發多量子位元系統。
Nakamura Sensei和台灣中研院關鍵議題研究中心的量子計算負責人 陳啟東 特聘研究員 及 蔡兆申院士 早年曾多次合作開發Josephson Junction為基礎製作量子位元的可行性，包含Cooper Pair Box, FLux Qubit等，是現代Transmon的前身，奠定大量基礎。
▲ FUJITSU和RIKEN合作開發64位元，並希望透過模組化的方式，組合成256位元QPU。擴展研究重點包含如何沿用既有64位元的硬體設計成果、提升裝置密度，但也要避免熱功率過度上升。
大尺寸超導電路面板與量子位元變異性
多量子位元晶片的製程開發，其實類似半導體晶圓產業，透過在大面積的晶圓上面集成大量量子電路。相關的量產議題，便牽涉到晶圓上量子位元的均質性。 由於量子相應非常敏感、約瑟夫森節需要極高的工藝，分佈在晶圓上的超導量子位元特性實際上是有一定差異的。可以透過後處理，來將晶圓上的量子位元調教到相近的特性。
▲ 這張圖展示在晶圓上製備約瑟夫森節時，量子位元會因為約森夫森節的氧化層/絕緣層品質差異，展現出不一樣的阻值，如果不能精確控制量子位元的特性，會在QPU上產生非預期的串擾 （ZZ crosstalk）。
▲ RIKEN透過發展雷射加熱後處理的方式，提升量子位元的均值性。利用探針逐一量測量子位元，並施加雷射加熱調整約瑟夫森節的特性。
▲ 然而，在邁向更多量子位元的製程時，逐一量測、雷射對準加熱可能不是一個能快速擴展化的方式。
下一代的後處理，希望整合量子電路上既有的線路，直接施加偏壓電脈衝，來實踐均質化。
量子計算中心的基礎建設尺度
邁向「實用化」的量子計算優勢，FUJITSU的發展藍圖認為需要百萬個（～1M）物理量子位元的數量級組成的量子電腦。因為量子糾錯的需求，一個「實用的」邏輯位元，在目前的技術下，推估需要千顆個物理量子位元共同組成。 這裡說明一下，實驗上與早期量子優勢展現的實驗中，對於錯誤率的容忍較高，一個具有糾錯能力的邏輯量子位元大約在100個上下，故1000~5000個物理量子位元晶片是現在量子研究、廠商追逐的目標。 透過此類1000~5000個物理量子位元等效於20~50個邏輯量子位元的計算能力，來展示量子優勢。 如果要進行更實用、大規模的量子超級計算，一方面牽涉到大量的量子位元做併行（邏輯位元數要多）、另一方面也需要更深的邏輯電路深度（錯誤率要低、或是糾錯能力要強），對物理位元常是是平方級的成長。 然而，更大量的量子位元亦會產生更複雜的串擾，反而增加錯誤率，又需要更多資源來糾錯。這導致目前推估實用的量子計算，會需要整合百萬個量子位元才能具有實用的量子優勢。 百萬個量子位元帶來的控制儀器整合、高功率超低溫冷卻議題，將超越現在AI數據中心的耗電量，對電力基建帶來沈重的負荷。
▲ FUJITSU說明Early-FTQC和實際FTQC所需要的量子位元。
▲ FUJITSU推算規模化的量子超算中心所帶來的冷卻與耗電議題。一方面，超大型數據中心的冷卻會有大量的噪音，這會干擾量子位元造成錯誤率上升。
另一方面，量子超算中心的耗電，粗估將是TGW3等級，是超過500座核電廠的裝置容量！
▲ 由於上述推估量子超算中心的規模極其巨大，FUJITSU便提出一些開放問題，相關的基建要如何達成？由誰協助？以及如何降低相關的成本來增加可實踐性。
教材深挖 6：整體系統集成、挑戰與未來展望
整合自既有 Insight iHBAR 教材：QC_hardware/text.html
Ref: Delft circuit
完整的超導量子電腦至少需包含：氦3極低溫真空環境、冷卻系統、大量的射頻訊號控制與讀取儀器等，故當前的超導量子電腦非常的巨大。此外，一個量子位元至少需要四條線路：
- 控制頻率*1：挑控磁通量的Fluxline。
- 控制狀態*1：Driveline。
- 讀取狀態*2：讀出 line一進一出。
https://arxiv.org/pdf/1612.08208
▲要達到量子計算，需要同時操作許多 Qubit，同時因為糾錯的關係，也需要額外的 Qubit 來進行糾錯。上圖是一個 17 位元的實驗性量子晶片，排列方式是一種稱為 surface code（表面碼）的量子糾錯型態，原形為 Qubit，粉色及紅色是 Data Qubit，天藍色及綠色是 Check Qubit。每個 Qubit 都連接 7 條線（暱稱為 Starmon），其中 4 條為 Qubit 間耦合、1 條 Flux line、1 條 Drive line、1 條 讀出 諧振器。讀出讀出 諧振器 分別併入到三條 feedline。雖然當前的技術可以將多個Qubit的讀出 line整合在一起，透過頻率隔離的技術共用同一條讀出 line（所謂Feedline），但我們還需要考慮控制量子位元間交互作用的Resonator，一個100位元的量子電腦原型就需要400條線路從外部送入，故目前常見的超導量子電腦可以看見大量的線路。
arxiv: 2408.12433
量子位元間交互作用的Resonator/Coupler可以是可調控的，可進一步調控不同Qubit之間的耦合強度，但亦會增加控制電路的複雜度。
IV. 整體系統集成、挑戰與未來展望
構建一台功能強大的超導量子電腦，不僅僅是將各個高性能組件簡單堆砌，更是一個涉及深度系統集成的複雜工程。硬體與軟體之間、各個子系統之間都存在著緊密的相互依賴關係。
A. 硬體與軟體組件間的相互依賴性
量子電腦是一個高度耦合的系統，其任何一部分的特性都會深遠影響其他部分。QPU的特性，如量子位元類型、數量、保真度、連接性以及雜訊水平，直接決定了控制脈衝的設計複雜度、量子糾錯碼的選擇與效率、編譯器優化的策略，乃至於哪些類型的量子演算法在該平台上是可行的 [46, 67, 68, 70]。例如，一個具有特定二維佈局和鄰近連接的QPU可能更適合運行表面碼進行糾錯。
反過來，低溫系統的能力，如總冷卻功率、可用空間和佈線容量，也直接限制了QPU的潛在規模以及控制和讀出電子設備的集成方式 [11, 35]。如果低溫系統無法支持更多量子位元產生的熱量或容納相應的控制線路，那麼即使QPU製造技術有所突破，系統的整體性能也無法提升。
這種相互依賴性意味著量子電腦的發展不能僅僅依靠單個組件的孤立改進，而必須進行整個技術堆疊的協同優化。一個領域的進步（例如，量子位元相干時間的顯著提高）可能會對其他領域提出新的需求或暴露出新的瓶頸（例如，需要更快、更精確的控制和讀出系統，或更複雜的量子糾錯解碼器）。「全棧」(full-stack) 的概念 [68, 70] 本身就強調了這些組件間的緊密聯繫。例如，「物理感知全棧軟體」(Physics-Aware, Full-Stack Software) [70] 的理念，正是要讓軟體層面充分理解和利用底層物理硬體的特性。Cryo-CMOS技術的發展也是一個例證，它試圖將控制電子與低溫系統更緊密地集成起來，以解決佈線和延遲問題 [6, 11]。
B. 構建可擴展超導量子電腦的主要瓶頸
儘管超導量子計算在過去幾年中取得了顯著進展，但要實現大規模、可容錯的量子計算，仍面臨諸多嚴峻瓶頸：
- 量子位元的品質與可擴展性： 這是最核心的挑戰。實現大量具有高相干時間、高閘保真度和高讀出保真度的量子位元，並且能夠以一致的、可重複的方式進行製造，仍然極其困難 [1, 5, 6, 7]。
- 量子糾錯的巨大開銷： 實現一個容錯的邏輯量子位元需要數百甚至數千個物理量子位元，這種巨大的資源冗餘是目前實現容錯計算的最大障礙之一 [6, 63, 64]。
- 大規模佈線與互連的挑戰 (「佈線問題」)： 如何將成千上萬條控制和讀出訊號線路從室溫引入到極低溫的稀釋製冷機內部，同時有效管理由此產生的熱負載、確保訊號完整性並避免串擾，是一個極其棘手的工程難題 [6, 33, 35]。
- 低溫系統的可擴展性： 現有的稀釋製冷機在為未來可能包含數百萬量子位元及其相關控制電子的系統提供足夠的冷卻功率方面面臨挑戰 [11]。
- 高昂的成本： 從QPU的研發和製造，到稀釋製冷機、精密控制與讀出電子設備、特殊低溫線纜的採購，再到整個系統的運行和維護，都耗資巨大，限制了技術的普及和發展速度 [3, 12, 13, 20, 39]。
雖然量子位元的數量經常成為衡量進展的頭條新聞 [2]，但那些看似不那麼「光鮮」的方面，如低溫佈線的密度和熱管理、控制訊號的生成與傳輸質量，以及量子糾錯所需的巨大物理資源開銷，對於實現真正大規模、可容錯的量子計算而言，其瓶頸效應可能同等重要，甚至更為顯著。如果這些支持性組件的發展跟不上量子位元數量的增長，那麼僅僅增加量子位元數量並不能帶來實質性的計算能力提升。
C. 當前趨勢與未來預測
展望未來，超導量子計算領域呈現出以下幾個主要發展趨勢：
- 持續提升量子位元數量與質量： IBM、Google等領先者將繼續致力於開發具有更多量子位元和更高性能（如更長相干時間、更高保真度）的QPU [1, 2, 6]。
- 聚焦錯誤緩解與早期量子糾錯實現： 在NISQ時代，重點是通過先進的錯誤緩解技術使現有嘈雜設備更加實用，同時積極探索和實現初步的量子糾錯方案，為最終實現容錯計算鋪平道路。Google的Willow晶片集成表面碼糾錯 [1] 和SurgeonQ等合作項目 [45] 正是這一趨勢的體現。
- Cryo-CMOS技術的發展： 將部分控制電子集成到低溫環境中，更靠近量子位元，以減少佈線複雜性、降低延遲和熱負載，是提升系統性能和可擴展性的重要方向 。
- 模組化量子架構探索： 為了克服單個晶片在尺寸和複雜性上的限制，研究人員正在探索通過高速互連技術將多個QPU晶片或模組連接起來，構建更大規模的量子計算系統 。
- 混合量子-經典架構的持續主導： 在可預見的未來，特別是在NISQ設備上解決實際問題時，量子計算機將作為協處理器與經典高性能計算機協同工作。因此，針對這種混合架構的硬體和軟體協同設計仍將是關鍵 。
- 量子雲平台的增長： 越來越多的量子硬體資源將通過雲平台提供給用戶，降低了用戶接觸和使用量子計算的門檻，促進了應用探索和生態系統的發展 。
- 國家級戰略投入的持續加強： 美國、中國、歐盟等主要國家和地區將繼續加大對量子計算領域的戰略性投入，支持基礎研究、技術開發和人才培養 。
短期內，量子計算的發展可能會主要集中在通過改進錯誤緩解技術和混合演算法來提升NISQ系統的實用性。而長遠目標則始終是通過穩健的量子糾錯實現大規模的容錯量子計算。架構趨勢方面，一方面是向著更高程度的集成化發展（如Cryo-CMOS），另一方面也可能通過模組化來突破單晶片擴展的物理極限。這些都是在應對當前局限性的同時，為實現量子計算的最終潛力所採取的務實步驟。
V. 結論與主要觀點
構建一台實用的、可擴展的超導量子電腦是一項極其複雜的跨學科系統工程，它融合了量子物理、材料科學、微波工程、低溫工程、軟體工程等多個領域的尖端知識，並且需要巨大的資金投入。從核心的量子處理器 (QPU) 到極端的低溫環境，再到精密的控制與讀出系統、特製的低溫佈線，以及複雜的軟體堆疊，每一個環節都至關重要，且面臨著獨特的技術挑戰。
儘管過去幾年取得了令人鼓舞的進展，例如量子位元數量的增加和相干時間的提升，但通往實用化超導量子計算的道路依然漫長。在硬體層面，量子位元的質量和一致性、大規模佈線的散熱與訊號完整性、以及低溫系統的冷卻能力擴展等問題仍是主要的瓶頸。在軟體層面，開發高效的雜訊感知演算法、構建穩健的量子中間表示和編譯器、以及實現資源開銷可控且能實時運行的量子糾錯協議，都是亟待突破的難關。
這項事業的成功，並非單個組件的突破所能保證，而是依賴於整個複雜系統中所有組成部分的協同進步和整體優化。當前全球範圍內的研發格局，既體現了主要科技強國和領先企業之間的激烈競爭，也反映出在應對這些巨大挑戰時，學術界、產業界和政府之間開展合作的必要性。
最終，能否開發出穩健的量子糾錯方案並成功擴展高質量的量子位元系統，將是決定超導量子計算能否實現其革命性潛力的關鍵所在。這是一場需要持續創新、耐心投入和全球協作的「馬拉松」。
超導電腦部件及其主要廠商（再次更新版）
| 部件類別 | 具體部件/服務 | 主要廠商/機構 (根據提供的HTML內容) |
|---|---|---|
| 量子處理器 (QPU) / 量子晶片 | QPU 標準產品及代工服務 |
|
| QPU 內部開發/研究 (大型集成商/研究機構) |
|
|
| 低溫系統 | 稀釋製冷機 / 低溫製冷系統 |
|
| 控制與讀取電子設備 | 控制電子系統 (專用平台/模塊化系統/脈衝產生器) |
|
| 讀出與測量系統組件 |
|
|
| 特殊導線與接頭 | 低溫導線 (同軸電纜, 柔性線纜, 雙絞線, 光纖硬體/選項) |
|
| 低溫連接器/接頭 (RF接頭, 高密度接頭, 氣密接頭/饋通) |
|
|
| 輔助系統部件 | 真空系統部件 (真空幫浦, 真空計, 閥門等) |
|
| 磁屏蔽與輻射屏蔽 / 低溫探針台 |
|
|
| 完整系統提供商 | 提供完整超導量子計算系統或解決方案 |
|
工程案例與研討
案例：平均頻率正確，但 collision rate 很高
只控制 mean frequency 不足；標準差與 spatial correlation 決定相鄰 qubit collision。若 wafer 上相鄰 devices 誤差高度 correlated，某些 layout/frequency plan 可利用 common shift；若 local random variation 大，guard band與 tunability需求更高。應把製程 distribution直接帶入 architecture Monte Carlo，而不是用 nominal values排頻。
若 coherence 與 room-temperature junction resistance無明顯相關，不代表製程無關；dominant loss 可能在 substrate surface、seam、package或 TLS。需要 resonator/test coupon、materials characterization與 cross-sectional analysis建立多尺度證據。
課堂任務（8–10 分鐘）
假設你收到一片 100 die wafer：有 junction resistance map、resonator Q、室溫 continuity、低溫 qubit frequency與 \(T_1\)。請設計一個分析順序，區分全域 trend、局部 cluster、隨機 outlier與 package/cooldown effect。
教師解答與評分依據
先以 wafer/lot/die座標對齊資料，做 spatial map與分層 variance；再看 \(R_N\)-frequency、resonator Q-\(T_1\) 等 correlation；用同 die/同 package/cross-cooldown control分離製程與組裝。對 outlier 回查 tool/recipe metadata並做 microscopy/material analysis；避免只刪掉 outlier後報漂亮平均。
答案不以是否使用特定名詞評分，而以是否建立「假設 → 可觀測量 → 區分實驗 → 決策」的閉環評分。學生若提出不同方案，只要能明確指出代價與可否證條件，即可成立。
110–120 分鐘：如何從追求 best device 改成管理 manufacturable distribution？
Exit ticket
- 本週最重要的一條 equation／model 是什麼？它的適用近似為何？
- 哪一個看似局部的參數，實際會跨越 device、control 與 system 三層？
- 若只能做一個新實驗，什麼結果最能改變目前的 architecture decision？
進階主線：從 best device 轉向 manufacturable distribution
單顆 record coherence 不能回答 processor yield。對多 qubit 晶片，frequency distribution、junction resistance CV、TLS hot spot、package variation 與 correlated defect 共同決定可用 qubit 數與 calibration burden。
\[\frac{1}{Q_{\rm total}}\approx\sum_i p_i\tan\delta_i+\frac{1}{Q_{\rm conductor}}+\frac{1}{Q_{\rm radiation}}+\cdots\]
Participation ratio \(p_i\) 把 geometry/field 與材料 loss 連起來；但若材料參數與製程歷史不可重複，simulation 不能替代 metrology。有效的 design–fab–measure loop 需要：假說、split、PCM、低溫指標、failure classification、版本與回饋規則。
產業接口：這一週最接近 quantum process integration：把 device requirement 翻譯成 process module、qualification、control plan 與 scale-up decision。
六、單元 5：元件版圖與晶片整合
5.1 Integrating Qubits, Resonators, Couplers, and Lines
一顆超導量子晶片通常不是單一元件，而是由 qubits、readout resonators、couplers、 microwave drive lines、flux lines、readout feedlines、ground plane、air bridges 與封裝 pads 共同構成的系統。 製程整合的挑戰在於每個元件都需要特定的幾何、材料與製程條件， 同時又必須避免彼此造成損耗、串擾與參數偏移。
| 晶片元件 | 製程重點 | 可能問題 |
|---|---|---|
| Qubit Capacitor Pads | 大面積低損耗金屬、乾淨介面、低表面參與比 | 介面 dielectric loss、殘留 resist、邊緣損耗 |
| Josephson Junction | 奈米圖案、雙角度蒸鍍、受控氧化 | \(E_J\) 變異、barrier defects、lift-off 殘留 |
| Readout Resonator | 精準長度與耦合電容設計 | resonator frequency spread、internal loss、crosstalk |
| Coupler | 耦合電容、SQUID 或 tunable element 整合 | residual coupling、flux sensitivity、製程複雜度 |
| Drive Line | 與 qubit 的適當電容耦合 | 過強 coupling 導致 \(T_1\) loss，過弱則控制困難 |
| Flux Line | 靠近 SQUID loop，提供局部磁通控制 | flux crosstalk、heating、low-frequency noise |
| Readout Feedline | 阻抗匹配與多 resonator multiplexing | 反射、standing wave、readout crosstalk |
5.2 Air Bridges and Ground Plane Engineering
在 coplanar waveguide 結構中，接地平面的連續性非常重要。 若接地平面被訊號線切割，可能形成 slotline modes，造成 unwanted microwave modes 與串擾。 Air bridges 或 wirebonds 可以跨越訊號線連接兩側 ground plane，抑制 slotline modes。
Air bridge 製程通常需要額外微影與金屬沉積步驟。 雖然它能改善接地與電磁環境，但也可能引入額外介面、機械應力或製程殘留， 因此需要仔細評估。
5.3 Multi-Layer and 3D Integration
隨著 qubit 數量增加，單層平面佈線會遇到嚴重限制。 為了增加 wiring density 與降低平面串擾，可能需要多層佈線、flip-chip、interposer、 through-silicon vias 或 bump bonding 等 3D integration 技術。
3D integration 的潛在優點
- 提高控制與讀出線路密度。
- 將 qubit layer 與 wiring layer 分離。
- 改善封裝與低溫互連可擴展性。
- 降低平面內長距離繞線造成的串擾。
- 支援更規則的 surface-code layout。
3D integration 的挑戰
- 新增介面可能增加 dielectric loss。
- Bump bonds 或 TSV 可能引入寄生電感與電容。
- 晶片間對準誤差會改變耦合強度。
- 製程熱預算與材料相容性更複雜。
- 封裝模態與電磁模擬難度提高。
5.4 Design for Fabrication
超導量子晶片設計必須考慮製程限制。 一個理想化版圖若無法穩定製作，或對微小製程偏差過於敏感，就不適合大規模量子處理器。 因此，design for fabrication 是量子晶片工程中的關鍵觀念。
- 避免過小或過窄、難以穩定製作的結構。
- 讓重要參數對製程偏差不過度敏感。
- 設計 test structures 以監測 junction resistance、film thickness 與 resonator \(Q\)。
- 預留製程對準誤差與蝕刻偏差的容忍度。
- 在晶圓上加入 process control monitors。
- 將 EM simulation 與製程變異模型結合，預測實際參數分佈。
核心觀念
可擴展量子晶片不只是設計出一個高性能單一 qubit， 而是要設計出一套能在晶圓上重複製作、參數可預測、良率可接受且能整合成大規模系統的製程架構。
七、單元 6：製程變異、材料損耗與 Coherence
6.1 Process Variation
製程變異是指實際製作出的元件參數與設計值之間的偏差。 在超導量子晶片中，製程變異會造成 qubit frequency、resonator frequency、coupling strength、 junction resistance 與 readout response 的分佈。
| 變異來源 | 受影響參數 | 後果 |
|---|---|---|
| Junction area variation | \(I_c\)、\(E_J\)、qubit frequency | frequency spread、frequency collision |
| Oxidation variation | \(J_c\)、junction resistance | 晶片內與晶片間 qubit frequency 偏差 |
| Film thickness variation | kinetic inductance、sheet resistance | resonator frequency 與 superinductor 參數偏移 |
| Lithography bias | 線寬、間距、電容與耦合 | \(E_C\)、\(g\)、\(\kappa\) 偏離設計 |
| Etch nonuniformity | 邊緣輪廓、殘留膜、roughness | loss、crosstalk、參數不均勻 |
6.2 Material Loss
Qubit coherence 常受到材料損耗限制。 在超導量子電路中，雖然金屬處於超導態，理想上沒有直流電阻， 但實際電路仍會因介面缺陷、介電損耗、quasiparticles、radiation loss、 vortex loss 與 conductor surface loss 而耗散能量。
常見材料損耗來源
| 損耗來源 | 物理機制 | 對 qubit 的影響 |
|---|---|---|
| Dielectric Loss | 介電材料或介面中的 two-level systems 吸收能量 | 降低 \(T_1\) |
| Surface Loss | metal-air、substrate-air、metal-substrate 介面缺陷 | 造成 microwave loss 與 frequency noise |
| Quasiparticle Loss | 非平衡 quasiparticles 穿隧或吸收能量 | 造成 relaxation 與 parity switching |
| Radiation Loss | 電磁能量輻射到封裝或環境模態 | 降低 \(T_1\)，增加 package-dependent loss |
| Vortex Loss | 磁通 vortex 在超導薄膜中移動或耗散 | 增加 microwave loss 與磁場敏感性 |
| Conductor Loss | 薄膜缺陷、殘餘電阻或表面粗糙造成損耗 | 降低 resonator \(Q\) 與 qubit coherence |
6.3 Participation Ratio
Participation ratio 用來描述電磁能量有多少比例儲存在特定材料或介面中。 若某個高損耗區域的 participation ratio 很高，即使該區域體積很小，也可能嚴重限制 qubit \(T_1\)。
\[ \frac{1}{Q_{\mathrm{total}}} = \sum_i p_i \tan\delta_i \]
其中 \(p_i\) 是第 \(i\) 個區域的 participation ratio，\(\tan\delta_i\) 是該區域的 loss tangent。 這個式子說明 qubit loss 不是只由材料本身決定，也由電場分佈與幾何設計決定。
6.4 Interface Engineering
因為許多損耗來自介面，interface engineering 成為提升超導量子位元 coherence 的核心方向。 重要介面包括 metal-substrate、substrate-air、metal-air 與 Josephson junction barrier。
降低介面損耗的方法
- 改善基板清洗流程，降低有機殘留與自然氧化層。
- 使用低損耗薄膜材料與最佳化沉積條件。
- 降低高電場區域附近的介面 participation。
- 避免 resist residue 留在 qubit capacitor edges。
- 使用 trenching 或 geometry optimization 重新分配電場。
- 降低 plasma damage 與過度 ion milling。
- 控制封裝與製程過程中的污染。
6.5 Yield and Scalability
在小規模晶片中，即使少數 qubits 的參數偏離，也可以透過選擇性使用或重新校準處理。 但在大規模量子處理器中，每個 qubit、junction、resonator 與 coupler 都必須落在可接受範圍內。 因此，製程良率與參數均勻性是量子電腦可擴展性的核心條件。
可擴展製程需要：
- 穩定的 junction resistance distribution。
- 可預測的 qubit frequency allocation。
- 低缺陷密度與低 chip-to-chip variation。
- 晶圓級 process control monitors。
- 製程資料與 cryogenic measurement data 的統計關聯分析。
- 能支援 repeated fabrication iteration 的設計與量測流程。
學習檢核
- 製程變異如何造成 frequency collision？
- Material loss 與 \(T_1\) relaxation 有何關係？
- Participation ratio 為什麼對 qubit 設計很重要？
- 為什麼大規模量子晶片比單一 qubit 更重視製程良率？
八、單元 7：量測、製程回饋與製程最佳化
7.1 Room-Temperature Process Characterization
在晶片進入低溫系統之前，通常會先進行室溫製程檢查。 這些檢查無法完全預測低溫 qubit coherence，但可以及早發現圖案缺陷、 junction abnormality、薄膜問題與線路短路或開路。
常見室溫檢查
- Optical microscopy：檢查大面積圖案、斷線、刮痕與污染。
- SEM：觀察 Josephson junction、細線與 nanoscale features。
- AFM：量測表面粗糙度與薄膜形貌。
- Profilometry：量測薄膜厚度與 step height。
- Four-point probe：量測 sheet resistance。
- Room-temperature resistance：估計 junction resistance 與 wafer uniformity。
7.2 Cryogenic Characterization
真正的量子性能必須在低溫下量測。 Cryogenic characterization 包含 resonator \(Q\)、qubit spectroscopy、\(T_1\)、\(T_2\)、 readout fidelity、gate fidelity 與 crosstalk 測試。 這些結果會回饋到下一輪設計與製程調整。
| 低溫量測項目 | 提供資訊 | 可能回饋到的製程問題 |
|---|---|---|
| Resonator \(Q_i\) | 微波內部損耗 | 薄膜品質、介面損耗、蝕刻殘留 |
| Qubit Frequency | \(E_J\)、\(E_C\) 是否符合設計 | junction area、氧化條件、電容偏差 |
| \(T_1\) | energy relaxation 限制 | dielectric loss、Purcell loss、junction defects |
| \(T_2\) | dephasing 與 frequency noise | flux noise、charge noise、critical-current noise |
| Frequency Jumps | 隨時間發生的頻率不穩定 | two-level systems、charge traps、material defects |
| Wafer Map | 晶圓內參數分佈 | 沉積、曝光、氧化與蝕刻均勻性 |
7.3 Design-Fabrication-Measurement Feedback Loop
超導量子晶片開發是一個反覆迭代流程。 每一代晶片的低溫量測結果，都應回饋到材料、製程、版圖與封裝設計中。
- 根據目標 frequency、coupling 與 coherence 設計晶片。
- 透過 EM simulation 預測電容、耦合與 participation ratio。
- 製作 test wafer 與 process control structures。
- 量測 junction resistance、film thickness 與 resonator \(Q\)。
- 低溫量測 qubit frequency、coherence 與 gate fidelity。
- 分析參數偏差與損耗來源。
- 修改製程條件、材料選擇或幾何設計。
- 進入下一輪 fabrication iteration。
7.4 Toward Manufacturable Quantum Processors
若要從研究型小晶片走向大規模量子處理器，製程必須具備可製造性。 這意味著製程不能只在單次實驗中成功，而必須能在多片晶圓、多批次與多設計中穩定重現。
Manufacturable superconducting quantum processors 的需求
- 晶圓級製程均勻性。
- Josephson junction 高 reproducibility。
- 低缺陷密度與高 resonator \(Q\)。
- 可與 3D integration 和先進封裝相容。
- 可支援大規模 frequency allocation。
- 可建立製程資料庫與量子性能資料庫的關聯。
- 具備快速 failure analysis 與製程修正能力。
核心觀念
未來的量子晶片製造不只是「做出可用 qubit」， 而是要建立可量產、可預測、可統計控制、可與系統架構共同最佳化的 quantum fabrication platform。
課堂整合與驗收
研討問題：針對 frequency spread 或 \(T_1\) tail 設計一個 split-lot experiment，定義 response、control、confounder 與 go/no-go criterion。
完成條件：學生必須留下可檢查的推導、關係圖、比較表或 architecture decision，並能說明其物理假設與工程代價。
核心與延伸閱讀
- Materials Challenges and Opportunities for Quantum Computing HardwareN. P. de Leon et al., Science 372, eabb2823 (2021).TLS、表面／介面、準粒子與材料表徵。
- Engineering High-Coherence Superconducting QubitsI. Siddiqi, Nature Reviews Materials 6, 875–891 (2021).不同 qubit architecture、材料損耗與 coherence 的設計 trade-off。
- Improving Josephson Junction Reproducibility for Superconducting Quantum CircuitsY. Wu et al., Scientific Reports 13, 6515 (2023).junction area／resistance variation 與 wafer/chip uniformity。
- Mitigation of Frequency Collisions in Superconducting Quantum ProcessorsJ. B. Hertzberg et al., Physical Review Research 5, 043001 (2023).製程變異如何轉成 qubit frequency spread、collision 與 yield。
- Microwave Package Design for Superconducting Quantum ProcessorsS. Huang et al., PRX Quantum 2, 020306 (2021).package mode、材料、port 與 simultaneous control fidelity。
王培儒