PHYS598500 · Week 14 · T6
超導量子晶片製程與 Josephson Junction Process Module
Superconducting-Qubit Fabrication and the Josephson-Junction Process Module
本週定位
學習成果
- 建立 substrate/base metal/patterning/JJ/clean/packaging 的 process flow。
- 理解 deposition、etch、lift-off、residue、alignment 與 surface treatment 的 trade-off。
- 把 JJ area、oxidation、normal resistance 與 \(I_c/E_J\) 連到 room-temperature process control。
兩小時授課配置
| 時間 | 形式 | 授課內容與當段產出 |
|---|---|---|
| 0–10 分 | 定位／診斷 | 版圖上的 EJ、EC 如何被製程真正做出來？ 以一個問題確認先備與本週接口。 |
| 10–35 分 | 概念主線 A | Substrate、base metal、lithography、etch、lift-off 與 cleaning 如何形成製程流程？ 建立第一組物理概念、變數與工程語言。 |
| 35–60 分 | 推導／定量 | 如何從 Rn、Ic 與 EJ 建立 Josephson-junction process module？ 走完關鍵公式或定量關係，不停留在名詞介紹。 |
| 60–70 分 | 休息 | Break 保留兩小時課程的注意力恢復窗口。 |
| 70–95 分 | 概念主線 B | PCM、overlay、residue 與 surface treatment 如何接受低溫驗證？ 把物理結果接到元件、控制或系統架構。 |
| 95–110 分 | 案例／研討 | 每個 process step 應監控哪些 CTQ、PCM 與 defect？ 學生留下可檢查的圖、表、推導或 architecture decision。 |
| 110–120 分 | 整合／驗收 | 如何建立 design parameter → process control 的映射？ 用 exit question 檢查是否能跨層解釋。 |
合計：120 分鐘
Fabrication as Hamiltonian realization：從材料堆疊到 Josephson junction
本週驅動問題：設計圖中的 \(E_J,E_C,Q\) 必須由材料、界面、線寬、氧化與接觸實現。如何把 process traveler 的每一步連回 Hamiltonian parameter、loss channel 與 yield？
0–10 分鐘：問題設定與先備診斷
先要求學生不用查資料，以一張圖畫出本週主題從抽象模型到真實硬體的訊息流。教師不立刻公布答案，而是收集學生把哪些層次畫成等號。全課結束時再重畫一次，用兩張圖的差異驗收是否真正建立跨層理解。
10–35 分鐘：Substrate、base metal、lithography、etch、lift-off 與 cleaning 如何形成製程流程？
黑板主線：製程參數如何進入 qubit model
對 Josephson junction，\(E_J=\hbar I_c/(2e)\)，而 \(I_c=J_cA\)。junction area \(A\)、barrier oxidation 與材料界面共同決定 critical current；小面積誤差與 \(J_c\) 非均勻會直接形成 qubit frequency spread。shunt capacitor 幾何決定 \(C_\Sigma\) 與 \(E_C=e^2/(2C_\Sigma)\)，而 substrate/metal/air interfaces 的 electric-field participation 連到 dielectric loss。
因此 process control 不只追線寬是否符合 mask，而是追 \(\delta A/A\)、\(J_c\) distribution、sheet resistance、film stress、surface roughness、residue、contact resistance 與 interface participation。每一項都應有 metrology 與 device-level electrical/quantum test 的對應。
Josephson junction flow
常見 Al/AlO\(_x\)/Al junction 可用 e-beam lithography、Dolan bridge/double-angle evaporation、controlled oxidation 與 lift-off。undercut/profile 決定 overlap geometry；base pressure、evaporation angle/rate、氧壓與時間影響 barrier；resist residue、fence與 shadow variation 影響 yield。不同 foundry flow 可能使用 subtractive junction或其他材料，不能把單一路線當自然定律。
35–60 分鐘：如何從 Rn、Ic 與 EJ 建立 Josephson-junction process module？
推導主線：room-temperature \(R_N\) → \(I_c\) → \(E_J\) → Hamiltonian parameter
這一段要把製程可量測的室溫參數，逐步推到 Hamiltonian 中的 \(E_J\)。每一步都標明近似條件與製程接口。
Step 1 — 由 junction 面積與材料決定 \(I_cR_N\) 積：
對 diffusive Al/AlO\(_x\)/Al tunnel junction，Ambegaokar–Baratoff 關係在 \(T\ll T_c\) 給出
I_cR_N\approx\frac{\pi\Delta(0)}{2e}\tanh\!\left(\frac{\Delta(0)}{2k_BT}\right)\xrightarrow{T\to0}\frac{\pi\Delta(0)}{2e}
其中 \(\Delta(0)\) 是 Al 的超導能隙（~1.8 meV），\(R_N\) 是 junction 的室溫正常電阻。這個關係的關鍵在於：\(R_N\) 可以在 room temperature 直接量測，不需要低溫環境。製程上，\(R_N\) 由 tunnel barrier 的厚度與品質決定，而 barrier 由 oxidation step 的 pressure × time 控制。
Step 2 — 由 \(I_cR_N\) 與 \(R_N\) 分離出 \(I_c\)：
量測得到 \(R_N\) 後，利用上式估計 \(I_cR_N\) 的上限，即可推算 critical current：
\[I_c\approx\frac{\pi\Delta(0)}{2eR_N}\]
但實際 \(I_c\) 還受 junction area \(A\) 與 critical current density \(J_c\) 影響：
\[I_c=J_c\cdot A\]
其中 \(J_c\) 由 barrier oxidation 決定（典型值 10–100 A/cm\(^2\) 對 transmon），\(A\) 由 lithography overlay 與 evaporation angle 決定。因此 \(R_N\) 的製程控制同時影響 \(I_c\) 的兩個因子。
Step 3 — 由 \(I_c\) 到 \(E_J\)：
Josephson energy 是 transmon Hamiltonian 的核心參數：
\[E_J=\frac{\hbar I_c}{2e}=\frac{\Phi_0 I_c}{4\pi^2}\approx\frac{I_c}{4\pi^2}\times2.07\;\mu\mathrm{eV}/\mathrm{nA}\]
代入 \(I_c=J_cA\)：
\[E_J=\frac{\hbar J_c A}{2e}\propto J_c\cdot A\]
這一步把 Hamiltonian parameter \(E_J\) 直接連到兩個製程可控制量：\(J_c\)（oxidation dose）與 \(A\)（lithography + evaporation geometry）。
Step 4 — \(E_J\) 進入 qubit frequency 與 Hamiltonian：
對 transmon，\(f_{01}\approx\sqrt{8E_JE_C}/h-2E_C/h\)，因此 \(E_J\) 的製程變異直接投影到 qubit frequency：
\[\frac{\delta f_{01}}{f_{01}}\approx\frac{1}{2}\frac{\delta E_J}{E_J}=\frac{1}{2}\frac{\delta I_c}{I_c}=\frac{1}{2}\left(\frac{\delta J_c}{J_c}+\frac{\delta A}{A}\right)\]
若製程給出 \(J_c\) 的 wafer-level σ 為 10%，area σ 為 5%，則 \(f_{01}\) spread 約 3%。對 5 GHz transmon 即 ~150 MHz，足以造成 frequency collision。
Step 5 — 製程 control 閉環：
完整的 process module 鏈為：
\[\text{Oxidation }(P,\,t)\;\to\;J_c\;\to\;I_c\;\to\;E_J\;\to\;f_{01}\;\to\;\text{Hamiltonian}\]
\[\text{Lithography/overlay }\;\to\;A\;\to\;I_c\;\to\;E_J\;\to\;f_{01}\;\to\;\text{Hamiltonian}\]
room-temperature \(R_N\) 提供第一層 proxy，但最終仍需低溫 spectroscopy 閉環校準。\(E_C=e^2/(2C_\Sigma)\) 由 shunt capacitor 幾何決定，相對容易控制（σ < 1%），所以 \(E_J\) 通常是 frequency spread 的主因。
學生活動（5 分鐘）
兩人一組，把推導中的每個符號分成「設計可選參數、製程/裝置產生參數、必須校準參數、只能量測估計的狀態」四類。這一步迫使公式離開紙面，成為 architecture dependency。
休息與黑板保留
保留本週核心 Hamiltonian／system equation 與 dependency graph。休息後直接以既有教材展開，不重新講一次名詞表。
既有教材整合：PCM、overlay、residue 與 surface treatment 如何接受低溫驗證？
下列內容不是附錄，而是本週第二段講授材料。授課時選擇與黑板模型直接相連的圖、表與段落逐一解讀；其餘留作課後複習。每一段都要追問「它改變了哪一個 Hamiltonian／control／measurement／system 參數」。
工程案例與驗收
統計案例：頻率分布由哪裡來？
若 transmon 在固定 \(E_C\) 下 \(f_{01}\sim\sqrt{8E_JE_C}/h\)，則小變動近似 \(\delta f/f\approx\frac12\delta E_J/E_J\approx\frac12\delta I_c/I_c\)。junction critical-current standard deviation 6% 可先估計為約 3% frequency spread，再加上 capacitance與 model 誤差。對 5 GHz 即約 150 MHz，足以影響 frequency allocation/collision。
wafer map 若呈現 radial trend，可能指向 evaporation/oxidation/etch uniformity；若局部 cluster，可能是 lithography focus、contamination 或 resist process；若 random telegraphic behavior，則要考慮 microscopic defect。統計形狀比單一平均值更能指向根因。
課堂任務（8–10 分鐘）
建立一份 junction process traveler：從 substrate clean、resist、exposure、development、evaporation、oxidation、lift-off 到 room-temperature resistance。每一步列出一項可量測 process control、一項可能 qubit failure 與一項可追溯 metadata。
教師解答與評分依據
例如 exposure/development 量 critical dimension，對應 area/frequency variation；evaporation記錄 rate/angle/base pressure，對應 film quality與 overlap；oxidation記錄 pressure/time/dose，對應 \(J_c\)；lift-off檢查 residue/fence，對應 loss/short；room-temperature \(R_N\) 可作 \(I_c\) proxy，但仍需低溫 spectroscopy閉環。
答案不以是否使用特定名詞評分，而以是否建立「假設 → 可觀測量 → 區分實驗 → 決策」的閉環評分。學生若提出不同方案，只要能明確指出代價與可否證條件，即可成立。
Exit ticket
- 本週最重要的一條 equation／model 是什麼？它的適用近似為何？
- 哪一個看似局部的參數，實際會跨越 device、control 與 system 三層？
- 若只能做一個新實驗，什麼結果最能改變目前的 architecture decision？
110–120 分鐘：如何建立 design parameter → process control 的映射？
Exit question：選一個你剛剛標出的 CTQ，說明它如何從 room-temperature metrology 一路連到 Hamiltonian parameter、qubit coherence 與 system-level yield。這條鏈在哪一步最容易斷？你如何驗證它沒有斷？
整合驗收：學生以一張圖或一張表回答，教師以「假設→可觀測量→區分實驗→決策」閉環評分。若學生能指出製程誤差對 Hamiltonian 參數的投影路徑，即通過驗收。
教材深挖 1：約瑟夫森節
整合自既有 Insight iHBAR 教材：SCQ_elementary/A.html
以超導製作的量子位元基本上都脫不開約瑟夫森節（Josephson Junction）。約瑟夫森節是一種三明治結構，以兩個超導體中間夾一個非超導態的物質，因為量子效應，超導電流可以透過穿隧效應穿越這層非超導層。常見製作材料為鋁基（Al）或是鈮基（Nb），在基板上鍍一層超導金屬之後，讓表面氧化形成一層薄薄的氧化層（即絕緣非超導層），再鍍上另一層超導金屬，即是一個約瑟夫森節，這種超導-絕緣-超導結構稱為SIS結（Superconductor-Insulator-Superconductor, SIS junction）。
▲（a）SIS約瑟夫森節的示意圖。（b）電子顯微鏡下的鋁基SIS節。（c）鋁的超導溫度\(T_c = 1.2K\)，而鈮的擁有單元素裡面最高的超導溫度\(T_c = 9.2K\)，故如果用鈮來做量子位元可以有比較高的穩定度。可是鈮的氧化物\(Nb_2O_5\)與金屬鈮結構差異過大，難以製作成性能良好的約瑟夫森節，故利用多層的材料\(Nb-Re-Al_2O_3-Al-Nb\)，採用氧化鋁當絕緣層搭配薄薄的\(Re\)、\(Al\)當結構緩衝層。這種緩衝手法再現今半導體製程上也很常出現（異質整合），緩衝層大概約兩三層原子，作為橋接兩個晶格常數不匹配得材料。在量子材料中另一個很常見的量子效應-鄰近效應（Proximity effect），即塊材的波函數會完全進入到薄膜層，使得薄膜的物理性質「變成」塊材的物理性質。在這邊也會因為鈮超導的鄰近效應，使得緩衝層也變為超導性，故這個多層結構也是SIS。
Ref:10.1557/mrs.2013.229
▲Nb的約瑟夫森節例子
Ref:David Schuster of Stanford University
https://www.anl.gov/article/resurrecting-niobium-for-quantum-science
https://schusterlab.stanford.edu/research.html
▲量子效應是很脆弱的，事實上約瑟夫森節非常脆弱，要形成良好的絕緣層「並」整合在三明治結構中是非常挑戰的。如果結構中有不良的缺陷，會導致量子位元退相干、產生錯誤。故科學家也不斷的思考不同的解決方案。圖b為一種理論建議，利用收窄的效果，使局部失去超導性，即自然形成一個約瑟夫森節（ScS）。
Ref:10.1103/PhysRevA.110.012427
https://quantumzeitgeist.com/superconducting-qubits-get-boost-with-novel-constriction-design/
教材深挖 2：電子顯微鏡下的超導量子位元
整合自既有 Insight iHBAR 教材：SCQ_elementary/F.html
▲首先可以先欣賞一下Transmon的 layout。（a）顯微鏡底下的電路圖，（b）對應的電路圖，此圖中有一個 Qubit（紅色 Transmon）、一個 readout resonator（天藍色），兩條 feed\mathcal{L}ine 個別驅動（Drive）量子位元與 readout resonator。各元件間利用電容作耦合。另外有一條 Flux line 連到 Qubit 旁，會產生磁場來改變 Transmon 的操作頻率。（c）readout resonator 因為與量子位元耦合，會受到量子位元在 \(\ket{0}\) 或 \(\ket{1}\) 狀態的差異產生頻譜的位移，利用 readout resonator 頻譜的位移的特性來得知量子位元的狀態。
arxiv.org/pdf/2106.11352
▲從其中一側的約瑟夫森節著手，改成串連許多約瑟夫森節構成一個電感\(L\)，稱為Fluxonium。
Ref: 10.1038/s41467-021-26686-x
▲Blochnium可以說是電感進一步串連的Fluxonium。其立體結構非常有趣。
Ref: 10.1038/s41586-020-2687-9
▲另一張Fluxonium/Blochnium中的約瑟夫森節陣列蝕刻製程的圖片。此圖可以很明顯地看出捲鬚結構是由一連串的約瑟夫森節串連而成。
Ref: arxiv: 2411.10396
教材深挖 3：量子處理器 (QPU)
整合自既有 Insight iHBAR 教材：QC_hardware/E.html
補充說明（僅供回顧）：本段包含超導量子位元類型（電荷量子位元、Flux Qubit、Phase Qubit、Transmon、Fluxonium 等）的簡介。這些概念已在 W2（circuit quantization）與 W2（transmon spectrum）詳細講授。此處保留原始教材內容作為製程語境下的補充參考，不作為本週授課主線。
A. 量子處理器(QPUs)/量子位元(Qubits)
1.基本概念與重要性
量子位元(Qubit)是量子計算的基本運算單元，構成了量子處理器的核心。 與古典位元只能表示0或1不同，量子位元利用微觀粒子的量子態(例如原子的能階、電子的自旋，或在超導電路中的特定量子化狀態)來編碼資訊。超導量子位元通常利用電路的兩個最低能量狀態,即基態(\( \ket{0} \))和第一激發態(\( \ket{1} \))1。
量子位元的關鍵特性在於其能夠處於疊加態,即同時是\( \ket{0} \)和\( \ket{1} \)的線性組合(|ψ⟩=α0\( \ket{0} \)+α1\( \ket{1} \),其中|α0|2+|α1|2=1)1。此外,多個量子位元之間可以建立糾纏關係,形成一個不可分割的整體3。這些量子特性使得量子計算機具備潛在的並行處理能力。例如，N個量子位元可以同時表示 2N 個狀態，使得量子計算機在處理某些特定問題時,其計算能力隨量子位元數量呈指數級增長，遠超古典計算機。
在超導量子位元中,約瑟夫森結(Josephson Junction, JJ)扮演著至關重要的角色。JJ本質上是一個由兩個超導體通過一個薄絕緣層(通常是氧化鋁)隔開形成的隧道結1。它表現出非線性的、無損耗的電感特性,這是構建具有不等能級間距(非諧性)的人造原子的關鍵,從而可以將計算限制在最低的兩個能級(\( \ket{0} \)和\( \ket{1} \))之間,避免信息洩漏到更高能級2。
2.超導量子位元類型與原理
基於不同的電路設計和利用的物理量(電荷、磁通量或相位),已發展出多種類型的超導量子位元。它們的設計目標通常是在提高相干時間、保真度、可控性和可擴展性之間尋求平衡。主要類型包括:
- 電荷量子位元(Charge Qubit / Cooper Pair Box): 這是最早實現的超導量子位元之一2。其原理是控制一個小型超導島上的庫柏對(Cooper pairs) 數量。量子態對應於島上整數個庫柏對的狀態。其約瑟夫森能量(EJ)與充電能量(EC)的比值 EJ/EC 通常較小(約為10-1)2。這種類型的量子位元對電荷雜訊非常敏感,導致相干時間較短。
- 磁通量量子位元(Flux Qubit / Persistent-Current Qubit): 其核心是一個包含一個或多個JJ的超導環路。量子態對應於環路中陷俘的磁通量子的整數倍2。其EJ/EC 比值通常較大(約為101)2。相較於電荷量子位元,它對電荷雜訊不敏感,但對磁通量雜訊敏感。
- 相位量子位元(Phase Qubit): 在這種設計中,EJ/EC比值非常大(約為106)2。量子態對應於JJ 兩端相位差的不同振盪幅度。
- Transmon (Transmission Line Shunted Plasma Oscillation Qubit): 這是電荷量子位元的一種重要改進型,通過引入一個大的並聯電容來顯著增大EC,從而使得EJ/EC 遠大於1(通常在 50-100 範圍)。這極大地抑制了對電荷雜訊的敏感性,顯著提高了相干時間,同時保持了足夠的非諧性以便進行量子操作2。Transmon 已成為目前最廣泛應用和研究的超導量子位元類型之一,被IBM、Google、SpinQ 等多家公司和研究機構採用1。
- Fluxonium: 這是磁通量量子位元的一種變體。其核心是一個JJ與一個大的線性電感(通常由一系列 JJ 串聯構成的超電感 Superinductor 實現)並聯2。Fluxonium的一個重要優勢是在特定的磁通偏置點(如半磁通量子點)具有非常長的相干時間(可超過毫秒),並且具有很大的非諧性,有利於實現快速、高保真度的量子閘操作,並減少頻譜擁擠問題,提升可擴展性2。
- 其他混合類型: 還存在如Xmon (Google 開發的 Transmon 變體)、Quantronium 等其他設計,它們試圖結合不同類型量子位元的優點或針對特定應用進行優化2。
不同類型的量子位元在相干時間、控制複雜度、對雜訊的敏感性、可擴展性等方面各有優劣。選擇哪種類型取決於具體的應用需求和技術成熟度。
3.材料與製造考量
超導量子位元的性能高度依賴於所使用的材料及其製造工藝的質量。
- 常用材料:
- 超導體: 鋁(Al)是最常用的材料之一,因其易於在表面自然氧化形成均勻、薄的氧化鋁(AlOx)層,該氧化層恰好可以作為JJ的隧道勢壘1。鈮(Nb)也是常用的超導材料,具有較高的臨界溫度1。氮化鈦(TiN)因其高動能電感(有利於縮小元件尺寸)、與CMOS 工藝的兼容性以及潛在的低介電損耗界面而受到越來越多的關注20。氮化鈮 (NbN)也被用於全氮化物量子位元的研究21。
- 基板: 高阻值的矽(Si)是最常用的基板材料,因其具有成熟的加工工藝和低微波損耗20。藍寶石(Sapphire, Al2O3)也因其極低的介電損耗而被研究作為替代基板24。
- 介電層: 在多層結構或電容設計中可能需要介電層,需要選擇低損耗材料。
- 製造技術與挑戰: 超導量子晶片的製造通常借鑒半導體工業的成熟工藝,但需針對量子元件的特殊需求進行調整7。
- 工藝流程: 主要涉及薄膜沉積(Deposition)、微影曝光(Lithography) 和蝕刻(Etching)等步驟19。沉積方法包括物理氣相沉積(PVD,如濺射 Sputtering、蒸鍍 Evaporation)20、化學氣相沉積(CVD)和原子層沉積(ALD)11。微影技術從傳統的光學微影到用於定義亞微米JJ的電子束微影(E-beam lithography)25。蝕刻技術主要是反應離子蝕刻(RIE)20。
- Josephson 接面製造: JJ的精確製造是核心挑戰。
- 雙角度蒸鍍(Double-Angle Shadow Evaporation): 這是實驗室中最常用的製作 Al/AlOx/Al JJ的技術19。它利用懸掛的橋式光阻結構,通過兩次不同角度的鋁蒸鍍和一次原位氧化步驟,在單次真空循環和光阻圖形中完成 JJ的製作。優點是工藝相對簡單,易於獲得小尺寸接面。缺點是難以實現大規模、高均勻性的生產,且光阻殘留和剝離(Lift-off)過程可能引入缺陷和污染19。
- 無剝離(Lift-off-free)/減法工藝: 為了更好地兼容工業界標準的晶圓級製造,研究人員正在開發不依賴光阻剝離的JJ製造方法。
- 窗口接面(Window Junction, WJ): 利用沉積的二氧化矽(SiO2)作為犧牲支架,通過蝕刻在 SiO2 中形成精確尺寸的窗口來定義 JJ 區域。沉積基底電極、氧化形成隧道結、沉積頂部電極後,最後通過氣相氟化氫(vHF)等方法選擇性地移除 SiO2支架,留下懸空的JJ結構19。這種方法避免了剝離過程,減少了聚合物殘留,且SiO2 蝕刻是成熟的半導體工藝,有望提高均勻性和良率19。
- 全 CMOS 兼容工藝: 僅使用光學微影和反應離子蝕刻技術來圖形化超導層和定義 JJ。已有研究展示了使用這種方法製造的 Transmon 量子位元,其相干時間超過 100 µs,證明了其可行性和大規模生產的潛力25。
- 重疊接面(Overlap Junction): 分兩步光刻和蒸鍍製作底部和頂部電極。在沉積頂部電極前,使用原位氬離子研磨(Ar milling) 清潔底部電極表面,然後進行氧化形成隧道結22。這種方法避免了傾斜蒸鍍,更容易實現大面積均勻性,但Ar離子轟擊可能損傷基板和金屬表面,引入缺陷19。
- 補丁整合交叉型(Patch-Integrated Cross-Type, PICT): 在單次光刻和真空循環中,通過特殊設計的模板蒸鍍 JJ 電極和用於連接外部電路的超導補丁,簡化了工藝流程26。
- 表面與界面處理: 超導量子位元的相干時間對材料表面和界面處的缺陷(稱為兩能級系統,Two-Level Systems, TLS)極為敏感19。TLS 主要來源於非晶態氧化物、加工過程中引入的損傷或污染物、光阻殘留等。因此,整個製造過程需要極力避免引入TLS,例如採用潔淨的真空環境、優化蝕刻和清潔步驟、開發低損耗界面材料等19。
4.發展趨勢分析
超導量子位元的發展呈現出兩個明顯的趨勢。其一,製造工藝正從傳統的實驗室技術向量產兼容的工業化流程演進。早期量子位元的製作高度依賴如雙角度蒸鍍和電子束微影等實驗室技術19。然而,要實現包含數千乃至數百萬高質量量子位元的容錯量子計算機,就必須藉助現代半導體工業所具備的高良率、高均勻性和高可重複性的製造能力19。傳統的量子位元製程,特別是基於光阻剝離的JJ製作方法,難以直接整合到標準的CMOS (Complementary Metal-Oxide-Semiconductor) 生產線中19。這一挑戰正驅動著研究人員探索新的材料體系(如與CMOS 工藝更兼容的TiN20) 和創新的製造方法,例如無剝離的窗口接面法19、完全基於光刻和蝕刻的全 CMOS 流程25以及重疊接面法22。這些新方法的成功(例如,使用CMOS 方法實現超過100微秒的相干時間25) 預示著超導量子處理器向著可規模化製造邁出了關鍵一步,為利用現有成熟的半導體基礎設施生產量子晶片鋪平了道路。
其二,材料探索正超越傳統的鋁/氧化鋁體系。儘管 Al/AlOx JJ 因其易於製備而成為當前的主流選擇,但其界面處存在的固有缺陷(TLS)被認為是限制相干時間的主要因素之一19。提升相干時間對於實現容錯量子計算至關重要19。因此,研究界正積極探索替代材料,以期找到具有更優異界面特性或更低損耗的組合。例如,氮化鈦(TiN)不僅與CMOS工藝兼容,還具有較高的動能電感(有利於縮小元件尺寸以提高集成度)和潛在的更低界面損耗20。研究人員已經成功演示了基於 TiN/AlN/TiN的JJ和諧振器20,這表明學術界和產業界正在積極尋找克服 Al/AlOx 局限性的新途徑,儘管這些新材料的性能優化和工藝穩定性仍面臨挑戰。
5.潛在表格
表1:超導量子位元類型比較
| 類型 (Type) | 原理 (Principle) | 主要材料 (Key Materials) | 優點 (Advantages) | 缺點 (Disadvantages) | 代表機構/公司 (Representative Institutions/Companies) |
|---|---|---|---|---|---|
| Charge Qubit (CPB) | 控制島上 Cooper Pair 數量 (EJ/EC <<1) | Al/AlOx/Al | 結構簡單 | 對電荷雜訊敏感,相干時間短 | (早期研究) |
| Flux Qubit | 控制環路中磁通量量子數量 (EJ/EC >>1) | Al/AlOx/Al, Nb | 對電荷雜訊不敏感 | 對磁通雜訊敏感,設計較複雜 | (早期研究) |
| Phase Qubit | 控制 JJ 相位差振盪幅度 (EJ/EC >>>1) | Al/AlOx/Al, Nb | 控制複雜,對雜訊敏感 | (早期研究) | |
| Transmon | 大並聯電容抑制電荷雜訊 (EJ/EC >>1) | Al/AlOx/Al, Nb, TiN | 對電荷雜訊不敏感,相干時間長,控制相對簡單,可擴展性好 | 對磁通雜訊仍有一定敏感性 | IBM, Google, Intel, SpinQ, Rigetti, OQC, Anyon |
| Fluxonium | JJ 並聯大電感(JJ array) | Al/AlOx/Al, Nb, TiN | 相干時間極長(特定偏置點),大非諧性,有利於控制和擴展 | 製造較複雜(需要超電感),對磁通雜訊敏感 | Yale, UMD, Atlantic Quantum |
| Xmon | Transmon 變體,優化耦合與讀取 | Al/AlOx/Al | 良好的可控性和讀取保真度 | (類似 Transmon) | |
| TiN/AlN based Qubits | 使用氮化物材料 | TiN, AlN | 潛在低損耗界面,高動能電感, CMOS 兼容 | 材料與工藝仍在優化中 | (研究階段) |
功能與重要性
量子處理器 (QPU) 是量子電腦的核心，負責實際執行量子運算。超導量子位元通常由鋁或鈮等超導材料製成的電路構成，利用約瑟夫森結等非線性元件來創建人工原子，使其能夠表現出量子力學行為，如疊加和糾纏。這些量子位元代表量子資訊的基本單位，其基態和激發態被定義為邏輯狀態 \( \ket{0} \) 和 \( \ket{1} \)。透過施加精確的微波脈衝，可以操控量子位元的狀態並執行量子閘操作，這是量子演算法的基礎。QPU的設計和性能直接決定了量子電腦的計算能力、速度和可靠性。
超導量子位元的類型
主要的超導量子位元類型包括相位量子位元 (phase qubit)、電荷量子位元 (charge qubit) 和磁通量子位元 (flux qubit)。這些原型也衍生出許多混合類型，如 Fluxonium、Transmon (目前最主流的類型之一，因其對電荷雜訊相對不敏感而受到青睞)、Xmon (Google 使用) 和 Quantronium 等。Transmon 量子位元因其設計相對簡單、相干時間較長且易於耦合，成為許多領先研究團隊和公司的首選。
技術門檻
製造和操作高性能超導QPU面臨眾多挑戰：
- 量子位元品質與一致性：製造具有相同特性的量子位元非常困難，微小製造差異會導致性能變化。
- 擴展性：隨著量子位元數量增加，維持其性能、控制和連接的難度指數上升，造成成本與物理實現困難。
- 相干時間：量子位元易受環境雜訊影響產生退相干，約瑟夫森結品質與基板缺陷為主因。
- 閘保真度：微波脈衝誤差或校準問題會導致邏輯錯誤。
- 串擾：操作一個量子位元可能影響鄰近量子位元。
- 製造變異性：晶片製造誤差會影響量子位元性能，穩定製造約瑟夫森結至關重要。
- 材料科學：需改進材料與基板（如用藍寶石代替矽）並利用蝕刻等製程減少材料缺陷。
- 量子位元參數平衡：須在電荷雜訊免疫與操作非線性間取得平衡。
QPU的發展不僅是量子位元數量的競賽，更關鍵在於品質提升，如相干時間、保真度與抗串擾能力。未來將持續朝優化設計、材料改良與精密製程三者協同演進。
代表性製造商/研究機構與所在國家/地區
全球有多家公司和研究機構在積極開發超導QPU。
- 美國：IBM 和 Google Quantum AI 是該領域的領導者，分別開發了如 Condor (1121 量子位元) 和 Willow (105 量子位元，實現了表面碼糾錯) 等處理器。Intel 也在進行超導量子位元研究，並開發了如 Tangle Lake (49 量子位元) 等測試晶片。Rigetti Computing 是一家專注於製造超導量子處理器的公司，其 Ankaa-9Q-1 晶片價格超過90萬美元。其他美國公司還包括 Bleximo 和 Atlantic Quantum。
- 中國：中國科學院 (CAS) 開發了名為「曉紅」的504量子位元超導處理器。SpinQ (本源量子) 也是中國重要的量子計算公司，提供超導量子晶片和整機解決方案。
- 歐洲：芬蘭的 IQM 和荷蘭的 QuantWare 是歐洲超導QPU開發的代表。QuantWare 提供模組化、可擴展的QPU，例如 Soprano-D 和 Contralto-D。英國的 Oxford Quantum Circuits (OQC) 也推出了其超導處理器，如 Lucy 和 Toshiko。法國的 Alice & Bob 專注於開發超導貓量子位元。
- 加拿大：Nord Quantique 致力於開發具有玻色子糾錯功能的超導量子位元。
部分超導QPU供應商比較
| 製造商/機構 | 代表性QPU/技術 | 國家/地區 | QPU特性/近期進展 (截至2024-2025年初資訊) |
|---|---|---|---|
| IBM | Condor, Osprey, Eagle, Heron 系列 | 美國 | Condor (1121 qubits), Heron R2 (156 qubits, 96.5% 2-qubit保真度) |
| Google Quantum AI | Sycamore, Bristlecone, Willow | 美國 | Willow (105 qubits, 表面碼糾錯, 1-qubit保真度99.965%, 2-qubit保真度99.67%) |
| Intel | 17-Qubit Test Chip, Tangle Lake | 美國 | Tangle Lake (49 qubits) |
| Rigetti Computing | Ankaa 系列 | 美國 | Ankaa-9Q-1 (9 qubits) |
| 中國科學院 (CAS) | 曉紅 (Xiaohong) | 中國 | 504 qubits (2024年發布) |
| SpinQ (本源量子) | 多款超導量子晶片 | 中國 | 提供從設計、製造到測試的完整QPU開發服務 |
| QuantWare | Soprano-D, Contralto-D | 荷蘭 | Soprano-D (5 qubits), Contralto-D (21 qubits), 模組化架構 |
| IQM | 5-qubit, 20-qubit 系統 | 芬蘭 | 20-qubit 系統 (1-qubit保真度中位數99.91%, 2-qubit保真度中位數98.25%) |
| Oxford Quantum Circuits | Lucy, OQC Toshiko | 英國 | OQC Toshiko (32 qubits) |
超導量子計算硬體的構建依賴於一個多元化的供應鏈,涵蓋了從基礎材料、核心元件到專用設備的各個環節。特別是對於量子位元晶片這樣的核心部件,專業的代工服務(Foundry Services)正在興起,為更廣泛的研究和開發活動提供了支持。
製造高質量、高性能的超導量子位元晶片需要高度專業化的知識、昂貴的設備和精密的工藝控制。目前市場上存在幾種供應模式：
提供標準 QPU 產品和/或代工服務的公司：- SpinQ（中國）： SpinQ 不僅提供完整的超導量子計算機系統，還提供一系列標準化的超導 QPU 產品（如 C2、C5、C10、C20 型號，具有 1D 或 2D 拓撲結構），並利用其自有的 QPU 製造中心提供定制化的量子晶片設計、代工製造和表徵測試服務。他們強調其晶片達到工業級標準，具有高 Qi 值和長相干時間（T1 可達 100 µs 或更長）。
- QuantWare（荷蘭）： 專注於提供超導量子處理器的代工服務。他們基於其 VIO（Vertical Integrated Organisation）平台，提供從設計支持、快速製造（聲稱設計凍結後交付時間 <45 天）到封裝（提供 Soprano、Contralto、VIO-176 等不同規模的封裝選項）的服務。他們強調其工藝能夠實現高結點良率（<3% targeting spread）和長相干時間（>100 µs Transmon T1）。
- Rigetti Computing（美國）： Rigetti 運營著其位於加州 Fremont 的 Fab-1，這是世界上最早的專用量子器件代工廠之一。他們利用該設施為內部處理器開發提供支持，同時也面向更廣泛的量子研究社區提供量子集成電路（QuIC）測試器件的銷售和定制設計代工服務。他們提供經過工廠校準和低溫表徵的器件。
- SkyWater Technology（美國）： 作為一家美國本土的、經認證的半導體代工廠，SkyWater 將其業務擴展到超導技術領域。他們採用 TaaS（Technology as a Service）模式，為量子器件開發者提供定制化的代工服務，支持超導量子位元、處理器和低溫控制電子的開發與製造。他們是 D-Wave 量子退火計算機中量子位元的商業製造商。
- SEEQC（美國／英國）： SEEQC 擁有一座先進的多層超導電子晶片製造工廠，主要用於生產其核心的 SFQ（Single Flux Quantum）數字邏輯電路和 SFQuClass 處理器，這些處理器旨在實現數字化的量子位元控制、讀取和經典協處理，並與量子位元晶片集成在低溫環境中。雖然主要服務於內部需求，但其先進的製造能力也可能使其能夠提供相關的代工服務。
這個供應鏈仍在不斷發展和完善中，新的參與者和技術也在持續湧現。
C.發展趨勢分析
零部件供應和代工服務領域的發展揭示了超導量子計算生態系統的演變。一個顯著的趨勢是專業化量子晶片代工廠的興起。建造和運營一個能夠生產高性能超導量子位元的先進製造設施是一項資本密集且技術要求極高的任務。對於許多大學研究團隊、初創公司乃至一些中等規模的企業而言，獨立承擔這樣的投入是不現實的。專業代工廠（如 SpinQ、QuantWare、Rigetti、SkyWater、SEEQC 等）的出現，通過提供標準化的製造流程和設計服務，有效地填補了這一空白。它們使得沒有內部製造能力的機構也能夠獲取或定製先進的量子晶片，從而降低了進入量子硬體研發的門檻，加速了新設計、新材料和新架構的驗證與迭代。這種代工模式的發展，在一定程度上借鑒了經典半導體產業的成功經驗，標誌著量子硬體生態系統正在走向成熟和產業化分工。
另一個趨勢是供應鏈內部的合作日益加強。構建一個功能完整的量子計算機需要整合來自不同技術領域的專業知識和產品，從量子位元物理到低溫工程，再到微波控制和軟體開發。沒有任何一家公司能夠在所有這些方面都達到頂尖水平。因此，供應商之間以及供應商與系統集成商之間的戰略合作變得越來越普遍。例如，低溫設備製造商 ULVAC 與系統集成商 IBM 合作開發滿足特定需求的稀釋製冷機；代工廠 SkyWater 為量子計算公司 D-Wave 生產量子位元；低溫系統領導者 Bluefors 與控制系統專家 Quantum Machines 合作提供預先集成了高性能樣品架的 turnkey 解決方案；控制系統供應商 Quantum Machines 與 QPU 開發商 Rigetti 及高性能計算巨頭 NVIDIA 合作，共同探索 AI 驅動的自動化校準。這些合作使得各方能夠專注於自身的核心優勢，同時通過協同設計和集成優化，為最終用戶提供更完整、性能更優或更易於使用的解決方案，共同推動整個量子計算技術的進步。
▲
教材深挖 4：FUJITSU：FTQC研發與挑戰
整合自既有 Insight iHBAR 教材：ASW2026/F.html
FUJITSU是日本量子電腦整機的製造、開發商，與日本RIKEN理研量子中心有深度合作，目標是開發出日本自研自製的FTQC量子電腦。這次演講的內容主要介紹、評估邁向大規模FTQC實用化所需要面對的課題。
▲ FUJITSU在日本有企業級資料中心、超級運算中心建置的解決方案。下方有趣的提到FUJITSU各個階段算力提升的方式：
運算頻率提升：透過CPU高頻運算
多核心運算：多核心CPU
多叢集運算：叢集高速互聯
記憶體內運算/近記憶體運算：克服記憶體頻寬牆，試圖減緩記憶體-運算核心資料間交換造成的延遲。
此外，也投入下一代量子科技、量子外延科技的計算發展。
量子電腦的種類
▲ 量子電腦的種類大致上可以分類為閘控量子計算(Gate-Base)和絕熱量子計算(Annealing)兩大類。在計算科學裡，這兩類量子計算算力等價，可以互相模擬，但針對不同問題所需的計算開銷不同。
閘控量子計算(Gate-Base)較容易與傳統計算做類比，而絕熱量子計算適合做最佳參數分析（即基態搜索）。FUJITSU針對多項技術都有投入開發。
▲ FUJITSU的量子電腦路線圖。FUJITSU研究包含超導量子電腦、鑽石自旋量子電腦。「STAR架構」一種基於相位旋轉閘（phase rotation gates）的量子運算架構。
Ref: https://global.fujitsu/en-global/technology/research/quantum
Ref: https://global.fujitsu/-/media/Project/Fujitsu/Fujitsu-HQ/technology/research/quantum/event-202503/FQD2025japan_guest_talk3.pdf
FUJITSU和RIKEN多量子位元系統開發
▲ FUJITSU和RIKEN的量子計算中心負責人中村泰信(Yasunobu Nakamura)合作開發多量子位元系統。
Nakamura Sensei和台灣中研院關鍵議題研究中心的量子計算負責人 陳啟東 特聘研究員 及 蔡兆申院士 早年曾多次合作開發Josephson Junction為基礎製作量子位元的可行性，包含Cooper Pair Box, FLux Qubit等，是現代Transmon的前身，奠定大量基礎。
▲ FUJITSU和RIKEN合作開發64位元，並希望透過模組化的方式，組合成256位元QPU。擴展研究重點包含如何沿用既有64位元的硬體設計成果、提升裝置密度，但也要避免熱功率過度上升。
大尺寸超導電路面板與量子位元變異性
多量子位元晶片的製程開發，其實類似半導體晶圓產業，透過在大面積的晶圓上面集成大量量子電路。相關的量產議題，便牽涉到晶圓上量子位元的均質性。 由於量子相應非常敏感、約瑟夫森節需要極高的工藝，分佈在晶圓上的超導量子位元特性實際上是有一定差異的。可以透過後處理，來將晶圓上的量子位元調教到相近的特性。
▲ 這張圖展示在晶圓上製備約瑟夫森節時，量子位元會因為約森夫森節的氧化層/絕緣層品質差異，展現出不一樣的阻值，如果不能精確控制量子位元的特性，會在QPU上產生非預期的串擾 （ZZ crosstalk）。
▲ RIKEN透過發展雷射加熱後處理的方式，提升量子位元的均值性。利用探針逐一量測量子位元，並施加雷射加熱調整約瑟夫森節的特性。
▲ 然而，在邁向更多量子位元的製程時，逐一量測、雷射對準加熱可能不是一個能快速擴展化的方式。
下一代的後處理，希望整合量子電路上既有的線路，直接施加偏壓電脈衝，來實踐均質化。
量子計算中心的基礎建設尺度
邁向「實用化」的量子計算優勢，FUJITSU的發展藍圖認為需要百萬個（～1M）物理量子位元的數量級組成的量子電腦。因為量子糾錯的需求，一個「實用的」邏輯位元，在目前的技術下，推估需要千顆個物理量子位元共同組成。 這裡說明一下，實驗上與早期量子優勢展現的實驗中，對於錯誤率的容忍較高，一個具有糾錯能力的邏輯量子位元大約在100個上下，故1000~5000個物理量子位元晶片是現在量子研究、廠商追逐的目標。 透過此類1000~5000個物理量子位元等效於20~50個邏輯量子位元的計算能力，來展示量子優勢。 如果要進行更實用、大規模的量子超級計算，一方面牽涉到大量的量子位元做併行（邏輯位元數要多）、另一方面也需要更深的邏輯電路深度（錯誤率要低、或是糾錯能力要強），對物理位元常是是平方級的成長。 然而，更大量的量子位元亦會產生更複雜的串擾，反而增加錯誤率，又需要更多資源來糾錯。這導致目前推估實用的量子計算，會需要整合百萬個量子位元才能具有實用的量子優勢。 百萬個量子位元帶來的控制儀器整合、高功率超低溫冷卻議題，將超越現在AI數據中心的耗電量，對電力基建帶來沈重的負荷。
▲ FUJITSU說明Early-FTQC和實際FTQC所需要的量子位元。
▲ FUJITSU推算規模化的量子超算中心所帶來的冷卻與耗電議題。一方面，超大型數據中心的冷卻會有大量的噪音，這會干擾量子位元造成錯誤率上升。
另一方面，量子超算中心的耗電，粗估將是TGW3等級，是超過500座核電廠的裝置容量！
▲ 由於上述推估量子超算中心的規模極其巨大，FUJITSU便提出一些開放問題，相關的基建要如何達成？由誰協助？以及如何降低相關的成本來增加可實踐性。
進階主線：Fabrication 是 Hamiltonian realization
Base layer 同時定義 capacitor、resonator、ground plane 與 wiring；JJ module 決定 critical current 與 qubit frequency。Dolan bridge／shadow evaporation 容易形成小面積 Al/AlOx/Al junction，卻對 resist profile、angle、oxidation、descum、overlay 與 parasitic junction 敏感。
製程控制不能只看最後低溫 qubit。Room-temperature \(R_n\)、junction-chain statistics、film stress/thickness、sheet resistance、CD/overlay、surface chemistry 與 resonator-Q monitor 必須成為 process-control monitor (PCM)。
\[I_cR_n\approx\frac{\pi\Delta}{2e}\tanh\!\left(\frac{\Delta}{2k_BT}\right),\qquad E_J=\frac{\Phi_0I_c}{2\pi}\]
二、單元 1：超導量子晶片製程總覽
1.1 From Design Layout to Fabricated Quantum Chip
超導量子晶片的製程流程通常從版圖設計開始。 設計者會先根據目標 Hamiltonian、qubit frequency、coupling strength、readout frequency 與晶片架構規劃出幾何版圖。接著，透過微影、薄膜沉積、蝕刻、氧化與 lift-off 等製程， 將設計圖案轉移到基板上，形成實際的超導電路。
對超導量子位元而言，製程的核心不是追求最小線寬或最高電晶體密度， 而是追求低損耗、低缺陷、低雜訊、可重複且可預測的量子電路參數。 這使得 superconducting quantum chip fabrication 與傳統 CMOS fabrication 在目標上有明顯差異。
超導量子晶片製程的主要階段
| 製程階段 | 主要內容 | 對量子晶片的影響 |
|---|---|---|
| Substrate Preparation | 選擇基板、清洗、去除表面污染與氧化層 | 影響介面損耗與薄膜品質 |
| Thin-Film Deposition | 沉積 Al、Nb、Ta、TiN 等超導薄膜 | 決定電阻率、晶粒、表面粗糙度與 microwave loss |
| Lithography | 使用 optical 或 e-beam lithography 定義圖案 | 決定 qubit pad、resonator、junction 與細線結構 |
| Etching or Lift-Off | 移除不需要的金屬或形成金屬圖案 | 影響邊緣粗糙度、殘留物與介面品質 |
| Josephson Junction Fabrication | 雙角度蒸鍍、氧化形成 tunnel barrier | 決定 \(E_J\)、\(I_c\)、qubit frequency 與製程變異 |
| Integration and Packaging | 整合 qubits、resonators、couplers、control/readout lines | 影響串擾、寄生模態、封裝損耗與可擴展性 |
1.2 Fabrication as Hamiltonian Realization
在主題二中，我們已經看到超導量子位元的 Hamiltonian 由 \(E_C\)、\(E_J\)、\(E_L\) 與耦合項決定。從製程角度來看，這些參數分別對應到具體的幾何與材料因素。
| Hamiltonian 參數 | 製程或幾何來源 | 受哪些因素影響 |
|---|---|---|
| \(E_C\) | 總電容 \(C_\Sigma\) | pad 面積、金屬間距、基板介電常數、封裝環境 |
| \(E_J\) | Josephson junction critical current | junction 面積、氧化層厚度、氧化壓力與時間 |
| \(E_L\) | 電感或 superinductor | 線寬、材料動能電感、Josephson junction array 參數 |
| Coupling \(g\) | 電容或電感耦合 | 耦合器幾何、線路距離、寄生電容與電磁模態 |
| Readout \(\chi\) | qubit-resonator coupling 與 detuning | resonator 幾何、coupling capacitor、junction variation |
核心觀念
超導量子晶片製程的本質，是把設計中的 Hamiltonian 參數轉換成實際可製作、可量測、 可重複的幾何與材料結構。製程誤差會直接變成 Hamiltonian 誤差。
三、單元 2：基板、表面處理與薄膜沉積
2.1 Substrate Selection
基板是超導量子晶片的物理支撐，也是 microwave electric field 分佈的重要介質。 常見基板包括 high-resistivity silicon、sapphire 與其他低損耗介電材料。 基板的介電損耗、表面缺陷、晶格品質、熱膨脹係數與製程相容性都會影響 qubit coherence。
| 基板材料 | 優點 | 主要挑戰 |
|---|---|---|
| High-Resistivity Silicon | 製程成熟、晶圓品質高、可與半導體技術相容 | 表面氧化層與介面缺陷可能造成 dielectric loss |
| Sapphire | 低介電損耗、微波性能佳 | 加工較困難，與部分製程相容性需評估 |
| SOI or Engineered Substrates | 可支援特殊整合與 3D 結構 | 介面較複雜，可能引入額外損耗 |
2.2 Surface Cleaning
超導量子位元對表面與介面缺陷非常敏感。 在薄膜沉積前，基板表面必須經過清洗，以移除有機污染、金屬污染、微粒、自然氧化層與水氣殘留。 不良表面處理可能導致 two-level system defects，進一步造成 dielectric loss 與 qubit frequency instability。
常見表面處理步驟
- Solvent clean：使用 acetone、IPA 等溶劑去除有機污染。
- Piranha clean 或 RCA clean：去除有機物與金屬離子污染。
- HF dip：去除 silicon native oxide，形成 hydrogen-terminated surface。
- Oxygen plasma clean：去除 resist residue 與有機殘留。
- In-situ ion milling：沉積前在真空腔內移除表面氧化與污染。
2.3 Thin-Film Deposition
超導薄膜是量子晶片的主要導電結構。 常見沉積方法包括 electron-beam evaporation、thermal evaporation、sputtering、molecular beam epitaxy 與 atomic layer deposition。不同方法會影響薄膜晶粒、粗糙度、應力、殘留污染與界面品質。
| 沉積方法 | 特色 | 適用情境 |
|---|---|---|
| Electron-Beam Evaporation | 方向性強、適合 shadow evaporation | Al Josephson junction、lift-off 製程 |
| Thermal Evaporation | 設備簡單、熱蒸鍍速率穩定 | 部分 Al 薄膜與小面積製程 |
| Sputtering | 薄膜附著性佳，可沉積 Nb、Ta、TiN 等材料 | 大面積 ground plane、resonator、high-Q films |
| MBE | 高品質外延薄膜 | 高品質材料研究與特殊界面控制 |
| ALD | 原子層級厚度控制 | 薄介電層、保護層、特殊 tunnel barrier 研究 |
2.4 Superconducting Materials
不同超導材料具有不同的臨界溫度、薄膜品質、氧化行為、介面損耗與製程相容性。 選擇材料時需要同時考慮 coherence、製程穩定性、Josephson junction 相容性與封裝整合。
| 材料 | 常見用途 | 特色 |
|---|---|---|
| Aluminum, Al | Josephson junction、Transmon qubit | 自然氧化層可形成 AlOx tunnel barrier，製程成熟 |
| Niobium, Nb | resonator、ground plane、wiring | 較高 \(T_c\)，適合微波電路，但表面氧化與介面需控制 |
| Tantalum, Ta | 高 coherence qubit 薄膜 | 近年受到重視，可能具有低表面損耗潛力 |
| Titanium Nitride, TiN | high kinetic inductance resonator、superinductor | 可提供高動能電感，但薄膜組成與損耗需精密控制 |
| NbTiN | 高動能電感、microwave resonator、wiring | 高 \(T_c\)、高臨界場，常用於低溫微波元件 |
學習檢核
- 為什麼基板表面處理會影響 qubit coherence？
- Al 為什麼常用於 Josephson junction 製程？
- Sputtering 與 evaporation 在薄膜特性上有何差異？
- 為什麼薄膜材料選擇不能只看 \(T_c\)？
四、單元 3：微影、蝕刻與圖案轉移
3.1 Lithography Overview
Lithography 是將晶片版圖轉移到光阻或電子束阻劑上的製程。 超導量子晶片通常同時需要大面積結構與奈米尺度 Josephson junction。 因此，常見流程會結合 optical lithography 與 electron-beam lithography。
| 微影方法 | 解析度 | 常見用途 |
|---|---|---|
| Optical Lithography | 適合微米尺度圖案 | qubit pads、resonators、feedlines、ground plane |
| Electron-Beam Lithography | 適合奈米尺度圖案 | Josephson junction、narrow wires、superinductor 結構 |
| Step-and-Repeat Lithography | 適合晶圓級重複圖案 | 大規模晶圓製程與量產導向平台 |
3.2 Resist Process
微影製程通常需要塗佈 resist，經過曝光、顯影後形成圖案。 對 lift-off 製程而言，resist profile 特別重要，因為需要形成 undercut， 讓金屬沉積後可以順利移除不需要的部分。
典型 resist process
- Spin coating：將 resist 均勻塗佈在晶圓表面。
- Soft bake：移除溶劑並穩定 resist 膜厚。
- Exposure：以光或電子束定義圖案。
- Development：顯影形成 openings 或 resist mask。
- Descum：使用輕微 oxygen plasma 去除殘留 resist。
- Metal deposition 或 etching：進行圖案轉移。
- Lift-off 或 resist strip：移除 resist。
3.3 Etching
Etching 是移除未被 mask 保護的材料，以形成目標圖案。 蝕刻可分為 wet etching 與 dry etching。 在超導量子晶片中，蝕刻品質會影響邊緣粗糙度、表面殘留、介面損傷與 microwave loss。
| 蝕刻方法 | 特色 | 可能問題 |
|---|---|---|
| Wet Etching | 使用化學液體移除材料，設備較簡單 | 可能 isotropic etch，造成 undercut 與尺寸偏移 |
| Reactive Ion Etching, RIE | 使用 plasma 進行方向性蝕刻 | 可能造成表面損傷、殘留聚合物與介面缺陷 |
| Ion Milling | 使用離子物理轟擊移除材料或氧化層 | 可能引入 roughness、implantation 或過度損傷 |
| ICP Etching | 高密度 plasma，適合深蝕刻或高均勻性製程 | 參數複雜，需控制損傷與 selectivity |
3.4 Lift-Off Process
Lift-off 是先形成 resist 圖案，再沉積金屬，最後將 resist 連同上方金屬一起移除， 只保留直接沉積在基板上的金屬圖案。 它常用於 Al Josephson junction 與部分微波結構。
Lift-off 的優點是可以避免對已沉積金屬進行蝕刻， 但它也容易受到 resist residue、金屬側壁連接、沉積方向性與 undercut profile 影響。 不乾淨的 lift-off 殘留物可能形成 dielectric loss source，降低 qubit \(T_1\)。
3.5 Alignment and Overlay
多層製程需要精準 alignment。 例如 Josephson junction 必須正確連接到 qubit capacitor pads； air bridges 必須跨越正確位置；readout resonator、coupler 與 control lines 也需保持設計距離。 Overlay error 會造成電容、耦合強度與 junction contact area 偏離設計值。
核心觀念
微影與蝕刻不只是決定圖案是否成功形成，也會透過殘留物、表面損傷與尺寸偏差， 影響 qubit 的損耗、頻率、耦合與製程良率。
五、單元 4：Josephson Junction 製作
4.1 Why Josephson Junction Fabrication Is Critical
Josephson junction 是超導量子位元中最關鍵的非線性元件。 它的 critical current \(I_c\) 決定 Josephson energy：
\[ E_J = \frac{\Phi_0 I_c}{2\pi} \]
因此，junction 面積、氧化層厚度、tunnel barrier 品質與界面缺陷都會直接影響 qubit frequency、 anharmonicity、coherence 與晶片間一致性。
4.2 Al/AlOx/Al Junction
最常見的 Josephson junction 之一是 Al/AlOx/Al junction。 它由兩層鋁電極與中間極薄的氧化鋁 tunnel barrier 構成。 其製作通常仰賴 shadow evaporation 或 double-angle evaporation。
典型 Al/AlOx/Al junction 製程
- 使用 e-beam lithography 定義 junction pattern 與 undercut resist profile。
- 進行第一次角度蒸鍍，形成第一層 Al electrode。
- 在受控氧壓與時間下進行 in-situ oxidation，形成 AlOx tunnel barrier。
- 改變蒸鍍角度，進行第二次 Al evaporation。
- 完成 lift-off，留下重疊區域形成 Josephson junction。
4.3 Shadow Evaporation
Shadow evaporation 利用雙層 resist 形成的 undercut 結構，讓不同角度蒸鍍的金屬在基板上產生重疊區域。 這個重疊區域即為 junction area。 透過控制角度、resist 厚度與圖案寬度，可以定義奈米尺度的 junction。
Shadow evaporation 的優點是可以在同一真空腔中完成兩層 Al 與氧化層， 避免 tunnel barrier 暴露於空氣中造成污染。 其挑戰是對 resist profile、蒸鍍角度、對準、氧化條件與 lift-off 品質高度敏感。
4.4 Oxidation Process
Josephson junction 的 tunnel barrier 通常由第一層 Al 的受控氧化形成。 Oxidation pressure 與 oxidation time 會影響氧化層厚度與穿隧電阻， 進而影響 critical current density \(J_c\)。
若氧化層太薄，junction critical current 過大，可能造成 qubit frequency 偏高或漏電增加； 若氧化層太厚，critical current 過小，可能造成 \(E_J\) 偏低。 此外，氧化層中的缺陷也可能形成 two-level systems，導致 decoherence。
| 氧化參數 | 影響 | 可能結果 |
|---|---|---|
| Oxygen Pressure | 影響氧化速率與 barrier 厚度 | 改變 \(I_c\) 與 \(E_J\) |
| Oxidation Time | 影響氧化層生長程度 | 改變 junction resistance |
| Substrate Temperature | 影響氧化均勻性與薄膜形貌 | 影響 junction reproducibility |
| Oxygen Purity | 影響 barrier 污染程度 | 可能增加 defects 與 loss |
4.5 Junction Area and Critical Current Variation
Josephson junction 的 critical current 近似與 junction area 和 critical current density 有關：
\[ I_c = J_c A_J \]
其中 \(A_J\) 是 junction area，\(J_c\) 是 critical current density。 因此，微小的 junction 尺寸誤差、電子束曝光劑量偏差、resist profile 變化或氧化條件變化， 都會造成 \(I_c\) 與 \(E_J\) 的變異。
對 fixed-frequency transmon 而言，junction variation 會直接造成 qubit frequency spread。 若 frequency spread 過大，可能造成 frequency collision，降低多量子位元晶片良率。
4.6 Junction Defects and Decoherence
Josephson junction 的 tunnel barrier 是量子位元中電場集中的區域之一。 若 barrier 或附近介面存在 defects，這些 defects 可能表現為 microscopic two-level systems， 與 qubit 交換能量或造成頻率雜訊。
Junction-related defects 可能導致：
- \(T_1\) relaxation 增加。
- Qubit frequency jumps。
- Time-dependent frequency drift。
- Charge noise 或 critical-current noise。
- 晶片間與 cooldown-to-cooldown variation。
學習檢核
- 為什麼 Josephson junction 的製程穩定性會影響 qubit frequency？
- Shadow evaporation 如何形成 Al/AlOx/Al junction？
- 氧化壓力與氧化時間如何影響 critical current？
- Junction defects 為什麼可能造成 decoherence？
課堂整合與驗收
研討問題：畫出一套 Al/AlOx/Al transmon process flow；對每一步標出 CTQ、可量測 PCM 與可能造成 coherence/yield 損失的 defect。
完成條件：學生必須留下可檢查的推導、關係圖、比較表或 architecture decision，並能說明其物理假設與工程代價。
核心與延伸閱讀
- Materials Challenges and Opportunities for Quantum Computing HardwareN. P. de Leon et al., Science 372, eabb2823 (2021).TLS、表面／介面、準粒子與材料表徵。
- Engineering High-Coherence Superconducting QubitsI. Siddiqi, Nature Reviews Materials 6, 875–891 (2021).不同 qubit architecture、材料損耗與 coherence 的設計 trade-off。
- Improving Josephson Junction Reproducibility for Superconducting Quantum CircuitsY. Wu et al., Scientific Reports 13, 6515 (2023).junction area／resistance variation 與 wafer/chip uniformity。
- Charge-insensitive Qubit Design Derived from the Cooper Pair BoxJ. Koch et al., Physical Review A 76, 042319 (2007).Transmon 的 \(E_J/E_C\)、charge dispersion 與 anharmonicity trade-off。
王培儒