PHYS598500 · Week 16 · T7
前沿架構與 Hardware-Aware Quantum System Capstone
Frontier Architectures and a Hardware-Aware Quantum-System Capstone
本週定位
學習成果
- 由 workload/resource requirement 反推 logical qubit、physical qubit 與 classical-control需求。
- 比較 transmon/fluxonium、2D/modular、room-temperature/cryo-control 等架構分支。
- 區分已被實驗證實的能力、工程 scaling hypothesis 與 vendor roadmap。
兩小時授課配置
| 時間 | 形式 | 授課內容與當段產出 |
|---|---|---|
| 0–10 分 | 定位／診斷 | 面向可用量子計算，整體架構應如何選擇？ 以一個問題確認先備與本週接口。 |
| 10–35 分 | 概念主線 A | 如何從 workload 推出 logical-qubit、error 與 latency requirements？ 建立第一組物理概念、變數與工程語言。 |
| 35–60 分 | 推導／定量 | 如何由 logical requirements 向下配置 code、qubit、coupling 與 control？ 走完關鍵公式或定量關係，不停留在名詞介紹。 |
| 60–70 分 | 休息 | Break 保留兩小時課程的注意力恢復窗口。 |
| 70–95 分 | 概念主線 B | Modular、2D/3D I/O、cryo-control 與不同 qubit branches 如何比較？ 把物理結果接到元件、控制或系統架構。 |
| 95–110 分 | 案例／研討 | 如何完成 QPU、control、fabrication 與 QEC 的整體 architecture review？ 學生留下可檢查的圖、表、推導或 architecture decision。 |
| 110–120 分 | 整合／驗收 | 如何區分 demonstrated、projected、assumed 與 kill criterion？ 用 exit question 檢查是否能跨層解釋。 |
合計：120 分鐘
Capstone：從 logical workload 反推 QPU、互連、控制、製程與商業邊界
本週驅動問題：最後一週不列技術新聞，而是要求同一個 architecture proposal 同時通過物理、控制、系統、製造、軟體與應用驗證。哪些假設是真正 bottleneck，哪些只是 roadmap rhetoric？
0–10 分鐘：問題設定與先備診斷
先要求學生不用查資料，以一張圖畫出本週主題從抽象模型到真實硬體的訊息流。教師不立刻公布答案，而是收集學生把哪些層次畫成等號。全課結束時再重畫一次，用兩張圖的差異驗收是否真正建立跨層理解。
10–35 分鐘：如何從 workload 推出 logical-qubit、error 與 latency requirements？
總整合模型：workload-to-hardware contract
從目標 workload 開始，先定義 problem size、algorithm/circuit、允許總失敗率、wall-clock time與 classical interaction。再向下投影 logical qubits、code distance、logical cycle、magic-state/communication需求；向下得到 physical qubit count、connectivity、gate/readout/reset、decoder throughput；最後才落到 chip、package、cryo、electronics、network與 facility。
反方向則由實際 hardware capability向上限制：physical error/leakage/drift決定 code overhead；cycle time與 decoder latency決定 logical clock；I/O與cooling限制 qubit scaling；yield與serviceability限制可部署規模。architecture 是上下兩條鏈在同一個 budget 中收斂，不是先選一張最大 qubit-count 晶片。
工作負載量化：從電路規模到 logical 需求
任何實際 workload 都可以用三個數字刻畫：(1) logical qubit 數量 \(n_L\)，(2) 電路深度 \(D\)（以 logical gate cycles 計），(3) 可接受總失敗率 \(P_{\mathrm{fail}}\)。例如 Shor 演算法分解 2048-bit RSA 需要約 \(n_L \approx 4000\) 個 logical qubits 與 \(D \approx 10^8\) 個 logical cycles；surface code 模擬 FeMoCo 催化劑需要 \(n_L \approx 1000\) 且 \(D \approx 10^6\)。
為了讓總失敗率不超過 \(P_{\mathrm{fail}}\)，每一 logical gate 的錯誤率必須滿足：
p_{\mathrm{gate}}^{\mathrm{(L)}} \;\lesssim\; \frac{P_{\mathrm{fail}}}{n_L \cdot D}
以 \(P_{\mathrm{fail}} = 0.01\)、\(n_L = 4000\)、\(D = 10^8\) 為例，\(p_{\mathrm{gate}}^{\mathrm{(L)}} \lesssim 2.5 \times 10^{-14}\)。這比任何 physical gate fidelity 低七個數量級——因此必須依靠 QEC。
logical qubit 數量 \(n_L\) 由演算法本身決定，但 physical qubit 總數 \(N_{\mathrm{phys}}\) 取決於 code 的選擇與 distance \(d\)。surface code 中每一個 logical qubit 需要約 \(d^2\) 個 data qubits 加上 \(d^2\) 個 ancilla qubits，加上 mid-circuit measurement 與 magic state factory 的 overhead：
\[ N_{\mathrm{phys}} \;\approx\; n_L \cdot C_{\mathrm{code}} \cdot d^2 \;\cdot\; \left(1 + \frac{f_{\mathrm{magic}}}{f_{\mathrm{data}}}\right) \]
其中 \(C_{\mathrm{code}} \approx 2\)（surface code 的 data + ancilla），\(f_{\mathrm{magic}}/f_{\mathrm{data}}\) 是 T-gate factory 的額外佔用比例。當 \(d = 21\) 時，單一 logical qubit 佔用約 \(2 \times 21^2 = 882\) 個 physical qubits；若 \(n_L = 4000\) 且 magic state overhead 約為 3 倍，則 \(N_{\mathrm{phys}} \approx 4000 \times 882 \times 4 \approx 1.4 \times 10^7\)——一千四百萬個 physical qubits。
模組化與 heterogeneous integration
單 die scaling受 reticle、yield、routing與mode crowding限制；模組化以 chiplet、interposer、microwave/photonic link交換這些限制，但新增 channel loss、thermal population、synchronization、entanglement generation與network calibration。比較 monolithic 與 modular 時應以 logical throughput、可維修性與manufacturing yield，而不是只比 raw link bandwidth。
35–60 分鐘：如何由 logical requirements 向下配置 code、qubit、coupling 與 control？
黑板推導一：logical error scaling 與 code distance 選擇
上一段我們得到 logical gate error rate 上限 \(p_{\mathrm{gate}}^{\mathrm{(L)}}\)。現在要回答：需要多大的 code distance \(d\)？這取決於 physical error rate \(p\) 與 threshold \(p_{\mathrm{th}}\) 的相對大小。
surface code 中，當 \(p < p_{\mathrm{th}}\) 時，logical error rate 隨 code distance 指數下降：
p_L(d) \;\sim\; A \left( \frac{p}{p_{\mathrm{th}}} \right)^{(d+1)/2}
其中 \(A \approx 0.01\)–\(0.1\) 是 code 與 noise model 相關的常數，\(p_{\mathrm{th}} \approx 1\%\) 對 surface code。若 physical gate error \(p = 0.1\%\)（即 \(10^{-3}\)），則 \(p/p_{\mathrm{th}} = 0.1\)。要讓 \(p_L \le 2.5 \times 10^{-14}\)（前一節 RSA-2048 的要求）：
\(0.01 \times (0.1)^{(d+1)/2} \le 2.5 \times 10^{-14}\)，解得 \((d+1)/2 \ge \log_{0.1}(2.5 \times 10^{-12}) \approx 11.6\)，所以 \(d \ge 23\)。取 \(d = 25\) 留安全餘裕。
這直接決定 physical qubit 佔用。上一節公式代入 \(d = 25\)、\(n_L = 4000\)、\(C_{\mathrm{code}} = 2\)、magic overhead 3×：
\[ N_{\mathrm{phys}} \;\approx\; 4000 \times 2 \times 25^2 \times 4 \;=\; 2.0 \times 10^7 \]
兩千萬個 physical qubits。這不是一張晶片能容納的數字——必須模組化。
黑板推導二：logical clock 與 decoder 延遲限制
code distance 也決定 syndrome extraction 的 cycle time。surface code 的一輪 syndrome extraction 需要約 \(t_{\mathrm{cycle}} \approx 1\,\mu\mathrm{s}\)（包含 gate、measurement、reset）。decoder 必須在下一輪 syndrome 到達之前完成：
\[ t_{\mathrm{decoder}} \;\le\; t_{\mathrm{cycle}} \;\approx\; 1\,\mu\mathrm{s} \quad\text{per } d^2 \text{ qubits} \]
對 \(d = 25\) 的 patch，decoder 要在 \(1\,\mu\mathrm{s}\) 內處理約 625 個 data qubits 的 syndrome。若系統有 4000 個 logical qubits，總 decoder throughput 需要每秒 \(4000 \times 10^6 = 4 \times 10^9\) syndromes。這要求 FPGA 或 GPU array 部署在 room temperature 端，且 I/O latency 不能超過 cycle budget。
黑板推導三：系統層級資源預算
將以上推導整合成完整的工作表。以下表格展示三個代表性 workload 的資源需求：
| Workload | \(n_L\) | \(D\) | \(d\) | \(N_{\mathrm{phys}}\) | Wall-clock |
|---|---|---|---|---|---|
| RSA-2048 (Shor) | 4000 | \(10^8\) | 25 | \(2.0 \times 10^7\) | \(\sim 8\) h |
| FeMoCo (VQE→QPE) | 1000 | \(10^6\) | 15 | \(4.5 \times 10^5\) | \(\sim 10\) min |
| MaxCut-500 (QAOA) | 500 | \(10^5\) | 11 | \(1.2 \times 10^5\) | \(\sim 1\) min |
每一行都是一個 architecture 的 kill criterion：若晶片 yield、cryo cooling power、control I/O、或 decoder throughput 無法達到表格數值，該 workload 就不可行。這就是 hardware-aware system design 的量化基礎。
學生兩人一組，把推導中的每個符號分成「設計可選參數、製程/裝置產生參數、必須校準參數、只能量測估計的狀態」四類。這一步迫使公式離開紙面，成為 architecture dependency。
休息與黑板保留
保留本週核心 Hamiltonian／system equation 與 dependency graph。休息後直接以既有教材展開，不重新講一次名詞表。
既有教材整合：由元件知識進入完整系統
下列內容不是附錄，而是本週第二段講授材料。授課時選擇與黑板模型直接相連的圖、表與段落逐一解讀；其餘留作課後複習。每一段都要追問「它改變了哪一個 Hamiltonian／control／measurement／system 參數」。
教材深挖 1：邁向超大型量子計算：跨晶片量子互聯
整合自既有 Insight iHBAR 教材：QC_hardware/V4.html
對超導量子電腦而言，隨著 Qubit 數量增加，晶片面積、佈線密度、頻率配置、微波串擾、製程良率、封裝複雜度與錯誤校正需求都會快速變得嚴苛。 要實現真正可擴展的量子電腦，關鍵問題不只是「如何製造更多 Qubit」，而是如何讓大量 Qubit 在可控制、可讀出、可糾錯的條件下共同運作。
因此，大型QPU的發展方向，逐漸從「單一巨大晶片」邁向模組化量子系統。 也就是說，未來的 QPU 不一定是一顆極大的晶片，而可能是由多個量子晶片、多個封裝模組，甚至多台稀釋製冷機共同組成的量子計算叢集，量子互聯（Quantum interconnection） 便成為實現 scalable QPU 的核心技術。
| 擴展方式 | 優點 | 主要瓶頸 |
|---|---|---|
| 單一晶片放大 | 架構直觀，晶片內耦合距離短，控制模型相對單純。 | 晶片面積、佈線密度、製程良率、頻率擁擠與串擾會快速增加。 |
| 單一製冷機內多晶片 | 可透過 chiplet、封裝與模組化技術提升總 Qubit 數量。 | 低溫空間有限，封裝、垂直互聯與同步控制變得更複雜。 |
| 多製冷機量子連結 | 可把 QPU 分散到多台 cryostat，形成更大型的量子計算叢集。 | 需要低損耗、低熱雜訊、相位穩定且可同步的量子通道。 |
- 從單一晶片到模組化 QPU
- 量子互聯的三個層級：C-coupler、M-coupler、L-coupler
- 為什麼錯誤校正需要更高連通性？
- 從拓展量子晶片到量子資料中心：邁向超大型量子計算
透過IBM Quantum 的發展路線可以清楚呈現了這種模組化趨勢。早期的量子處理器主要強調單晶片 Qubit 數量的增加，例如 Hummingbird、 Eagle、Osprey 與 Condor 等處理器。 然而，當系統邁向更高 Qubit 數量與錯誤校正需求時， 僅僅放大單一晶片已不足以支撐長期擴展。
因此，IBM 的架構開始朝向多晶片、多模組與多系統並行的方向發展。 例如 Heron 架構強調較高品質的中等規模晶片； Crossbill 與 Flamingo 則代表晶片間連接與模組化封裝； Kookaburra 進一步展示多晶片量子平行化的概念。 這些發展共同指向一個核心問題： 如何讓不同量子晶片之間有效交換量子資訊？
這裡需要區分兩種不同的連接方式。 第一種是 classical link，也就是利用即時古典通訊讓多個 QPU 協同執行任務。 第二種是 quantum link，也就是真正傳送量子態或建立量子相關性的通道。 前者較容易實作，後者則更接近未來大型容錯量子電腦所需的核心能力。
▲ IBM 量子處理器從單晶片大型化走向多晶片模組化。
Condor 代表單晶片 Qubit 數量的放大，而 Flamingo、Crossbill 與 Kookaburra
則開始導入晶片間量子通訊與模組化擴展。值得注意的是，晶片中的互聯有分成有分成古典互聯與量子互聯。
古典互聯基本上是針對微波控制/讀出的訊號，而量子互聯要求晶片間的交互作用維持量子效應。
Ref: https://spectrum.ieee.org/ibm-condor
▲ IBM Quantum Crossbill (左) 和 IBM Quantum Condor (右)。Condor 是單體大晶片設計，而Crossbill採用多晶片互聯設計。
Ref: https://www.ibm.com/quantum/blog/qdc-2024
▲ 兩個 IBM Quantum Eagle processors 透過 real-time classical link 連接。
這種架構讓多個 QPU 可以在同一個系統中協同運作，但它仍屬於 classical communication，
與真正的 quantum interconnect 不同。
Ref: https://www.ibm.com/quantum/blog/lo-locc-circuit-cutting
▲ IBM Heron的互聯架構，主要是共用控制/讀出的微波訊號總線，當前的控制/讀出的微波訊號是屬於古典信號控制，故這類互聯被歸類在古典互聯。
Ref: https://www.ibm.com/quantum/blog/ibm-quantum-roadmap-2025
IBM 將量子互聯分成不同尺度。 有些互聯用於同一晶片內部，增加非鄰近 Qubit 的連通性； 有些互聯用於相鄰晶片之間，形成多晶片模組； 也有些互聯則負責連接同一製冷機內距離較遠的晶片平台。 這些互聯技術針對同一台製冷機內的量子網路。
| 互聯類型 | 連接尺度 | 功能解說 |
|---|---|---|
| C-coupler | 同一晶片內非鄰近 Qubit 之間 | C-coupler 用於提高晶片內部連通性，使同一晶片上距離較遠、非鄰近的 Qubit 也能進行量子資訊傳輸。這對某些量子錯誤校正碼特別重要，因為錯誤校正不一定只依賴最近鄰 Qubit 互動。 |
| M-coupler | 相鄰晶片之間互聯 | M-coupler 是短距離 chip-to-chip quantum interconnect，用於在相鄰量子晶片之間傳送量子資訊。它適合把多個較小晶片組合成更大的模組化量子處理器。 |
| L-coupler | 同一製冷機內較遠晶片之間 | L-coupler 是較長距離的量子互聯，可在同一台 cryostat 內不同平台或較遠晶片之間路由量子資訊。由於傳輸距離增加，它對損耗、延遲、相位穩定性與同步控制提出更高要求。 |
|
|
|
|---|
▲ (左)C-coupler： 用於提高同一晶片內部的 Qubit 連通性。在許多量子錯誤校正架構中，Qubit 不只需要與最近鄰互動，也可能需要與較遠的 Qubit 傳遞資訊。C-coupler 的目標就是讓非鄰近 Qubit 之間也能建立有效的量子通訊路徑。
(中)M-coupler： 用於相鄰量子晶片之間的短距離互聯。它可以在鄰近晶片之間傳送量子資訊，適合把多個較小晶片組合成較大的模組化量子處理器。
(右)L-coupler： 用於較長距離的量子互聯。它可在同一製冷機內不同平台上的量子晶片之間傳送量子資訊，代表量子晶片不必全部擠在同一個局部封裝區域中。但距離增加也會帶來更嚴格的損耗、延遲與傳輸速率限制。
Ref: IEEE Spectrum / IBM, https://spectrum.ieee.org/ibm-quantum-computer-2668978269
▲ M-Coupler 將多個量子處理器透過連接通道共同工作，使量子計算不再侷限於單一晶片。
Ref: https://www.ibm.com/quantum/blog/ibm-quantum-roadmap-2025
--dec0588c.webp)
▲ 用於IBM Flamingo的L-Copuler 展示了模組化量子處理器與長距離連接的設計方向。
這類架構的重點不只在於增加 Qubit 數量，而是讓多個量子模組能在可同步、可控制的條件下共同運作。
Ref: https://www.ibm.com/quantum/blog/qdc-2024
Ref: https://www.forbes.com/sites/karlfreund/2023/12/04/ibm-launches-quantum-system-two-and-a-roadmap-to-quantum-advantage/
▲ C-, M-, L-Coupler可同時用於擴展量子晶片互聯。
Ref: Forbes (https://www.forbes.com/sites/karlfreund/2023/12/04/ibm-launches-quantum-system-two-and-a-roadmap-to-quantum-advantage/) / IBM
▲ Kookaburra 展示多晶片量子處理器平行化互聯的概念。多個量子晶片透過量子連接共同組成更大的處理單元。
Ref: https://www.ibm.com/quantum/blog/ibm-quantum-roadmap-2025
從這三種互聯可以看出，大型量子電腦的擴展其實有多個層級：第一層是同一晶片內的 Qubit 連通性；第二層是相鄰晶片之間的 chip-to-chip interconnect；第三層是同一製冷機內不同屏蔽罩之間的長距離連結；再往外，才是多台製冷機之間的inter-cryostat quantum link。
在小型量子處理器中，最近鄰耦合通常已足以執行許多基本量子電路。但在QEC校正架構中，情況會變得更複雜。 許多高效率的量子錯誤校正碼，例如 LDPC code， 可能需要 Qubit 之間具備更高的非局域連通性。 如果所有互動都必須透過最近鄰交換完成，則會引入額外的 SWAP gate、 增加電路深度，並累積更多錯誤。
qLDPC 量子糾錯
IBM在2024年展示qLDPC量子糾錯的工作。QEC 量子糾錯碼在實用計算上佔有非常重要地位，如何在最低的開銷下達到最佳的資訊傳輸和糾錯冗餘一直是工程上權衡的課題。 由於量子計算不可測量的特性，讓量子糾錯的難度更高。超導量子位元屬於二維的量子晶片，當前最主流的量子糾錯是表面碼Surface Code。 Surface Code優點是對於connectivity的需求只需要鄰近的Qubit，不需要遠程交互作用，但缺點是Ancilla Qubit的數量隨系統增加同步增加，實用上會增加系統複雜度與錯誤。 IBM在2024年展示了qLDPC (quantum Low-Density Parity Check code)混合Surface Code的量子糾錯運算。 qLDPC需要長程的交互作用，得益於IBM多層晶片製程的佈線/C-Coupler，可以實現較複雜的量子位元間交互聯接性拓樸。
▲ IBM論文中比較傳統的表面碼（Surface Code）與新型且高效的雙二分碼（Bivariate Bicycle Code 簡稱 BB code，屬於qLDPC的一種）。
圖a. 是表面碼 (Surface Code)。
圖b. BB 碼 (Bivariate Bicycle Code)的幾何結構： 它被「嵌入」在一個拓樸環面（Torus，甜甜圈形狀）上，每個量子位元有 6 條線連出去（4 條短程，2 條長程）。
圖c. 混合架構與操作。
傳統表面碼如果要達到同樣的容錯水準，可能需要數千個位元，而 BB 碼只需要一百多個。
Ref: 10.1038/s41586-024-07107-7
▲ 前面所說的BB Code嵌入在拓樸環面的示意圖，由IBM所繪製。
Ref: https://www.ibm.com/quantum/blog/large-scale-ftqc
因此，C-coupler、M-coupler 與 L-coupler 的意義不只是「把晶片接起來」， 而是為未來的錯誤校正邏輯 Qubit 提供更彈性的連通圖。 從這個角度看，量子互聯不只是硬體封裝問題， 也直接影響量子錯誤校正碼、編譯策略與系統架構。
當量子電腦從單一 QPU 走向量子資料中心時， 系統架構會更接近一種 hybrid quantum-classical infrastructure。 在這個架構中，QPU 負責量子態演化與量子測量； classical cluster 負責編譯、排程、最佳化、錯誤解碼與 feedback； runtime system 則負責把量子任務分配到合適的硬體資源。
--351fcadf.webp)
▲ IBM的超算-量子混合計算預想圖。規模化的量子位元計算，將從晶面內互聯、跨晶片互聯、製冷機內跨封裝互聯，將要邁向跨製冷機量子互聯，將在後續做進一步介紹。
(上)Ref: https://spectrum.ieee.org/ibm-quantum-computer-2668978269
(下)Ref: https://www.forbes.com/sites/karlfreund/2023/12/04/ibm-launches-quantum-system-two-and-a-roadmap-to-quantum-advantage/
因此，scalable QPU 的核心並不是單一層級的突破， 而是多個層級共同成熟： 晶片內部需要更好的 Qubit 連通性； 晶片之間需要低損耗的 chip-to-chip quantum interconnect； 製冷機內部需要長距離且相位穩定的量子通道； 多台製冷機之間則需要能夠維持同步與量子相關性的 inter-cryostat link。
從 IBM Quantum 的發展可以看出，C-coupler、M-coupler 與 L-coupler 分別代表不同尺度的量子互聯： 從晶片內非鄰近 Qubit 的連接，到相鄰晶片間的短距離連接， 再到同一製冷機內較長距離的量子連接。 它們共同指出一個重要方向： 量子電腦的未來，不只是更大的晶片，而是更好的量子網路化架構。
教材深挖 2：邁向超大型量子計算：製冷機間量子連結
整合自既有 Insight iHBAR 教材：QC_hardware/W.html
當量子處理器的規模繼續放大時，如果單一製冷機無法容納足夠多的量子位元、無法提供足夠的製冷功率，我們能不能將QPU分散在多台製冷機中，並建立跨製冷機的量子連結呢？
這就是「製冷機間量子連結」（inter-cryostat quantum link）的核心問題。它不只是把兩台低溫儀器用普通電纜接起來，而是要在 mK 的低溫環境中，建立一條可以傳送微波光子、量子態或糾纏的通道。
▲ IBM提出的Quantum System Two 模組化量子系統的概念圖。當單一 QPU 或單一低溫系統無法滿足計算規模需求時，未來系統可能透過 classical connection 與 quantum connection 把多個 QPU 模組整合起來。
Ref: https://wccftech.com/ibm-intros-osprey-quantum-processor-over-400-quantum-bits-to-power-quantum-system-two/
為什麼需要製冷機間量子連結？
超導量子位元通常需要在 10–20 mK 左右的低溫環境中操作。 每一個量子位元都需要控制線、讀出線、濾波器、衰減器、隔離器、放大器與校準資源。 當量子位元數量增加時，瓶頸不只是晶片能不能做大，還包括製冷機空間、冷卻功率、低溫佈線密度、 微波串擾、封裝結構與系統校準複雜度。
因此，超大型量子計算的一條重要路線，是把整個量子系統拆成多個較小、可維護、可替換的 QPU 模組。每個模組可以放在自己的製冷機中，再透過量子連結把它們組合成更大的運算系統。這樣的架構類似資料中心中的伺服器叢集。
微波量子通道
對超導量子電路而言，量子位元的典型操作頻率位於微波頻段。 因此，在短距離或中距離的製冷機間連結中，常見研究方向是使用低溫微波通道， 例如低損耗同軸線、波導、低溫 circulator、directional coupler 與可控釋放/吸收微波光子的量子節點。
普通電纜傳送的是大量電子共同形成的古典訊號，只要訊號強度足夠、雜訊可控，資訊就能被可靠傳輸。 但量子連結要傳送的可能是一個單光子波包，或一個由微波光子承載的量子態。 在這種情況下，任何損耗、熱雜訊、反射或相位漂移，都可能直接破壞量子資訊。
| 通道要求 | 物理意義 |
|---|---|
| 低損耗 | 若微波光子在傳輸過程中被吸收，承載的量子態便會遺失。 |
| 低熱雜訊 | 熱光子會污染量子通道，使接收端無法分辨真正的量子訊號與環境雜訊。 |
| 阻抗匹配 | 若通道中存在阻抗不連續，微波光子會反射，降低傳輸與吸收效率。 |
| 相位穩定 | 量子態的相位本身就是資訊的一部分，因此通道長度、溫度與機械振動都可能造成相位雜訊。 |
| 波包整形 | 發射端釋放的 photon wave packet 必須與接收端吸收模式匹配，才能提高量子態轉移效率。 |
| 時間同步 | 兩端 QPU 的控制脈衝、讀出時序與接收窗口必須精準同步。 |
製冷機間量子糾纏
製冷機間量子連結技術從晶片間微波光子傳輸、遠距糾纏產生、低溫微波通道工程一路發展而來。以下整理幾個重要實驗脈絡。
| 年份 | 實驗重點 | 意義 |
|---|---|---|
| 2018 | 利用 microwave photons 進行 deterministic quantum state transfer 與 remote entanglement。 | 證明超導量子電路可以發射、傳輸並吸收承載量子資訊的微波光子，是分散式超導量子計算的重要基礎。 |
| 2020 | ETH Zurich 展示約 5 m 的 microwave quantum link。 | 把微波量子通道從晶片尺度推進到製冷機間尺度，展示跨低溫系統的相干連結可能性。 |
| 2023 | 兩個相距約 30 m 的超導電路透過低溫微波通道建立糾纏並進行 Bell test。 | 顯示巨觀尺度的超導量子電路可以透過工程化微波通道展現非局域量子關聯。 |
▲ 2018 年 Nature 論文展示以 microwave photons 進行 deterministic quantum state transfer
與 remote entanglement。其核心思想是：量子節點可將 qubit 狀態轉換成可傳播的微波光子，
再由另一個節點吸收，完成量子態轉移。
Ref: Deterministic quantum state transfer and remote entanglement using microwave photons, Nature 558, 264–267 (2018), DOI:10.1038/s41586-018-0195-y
▲ ETH Zurich 展示的製冷機間微波量子連結實驗。圖中可見長距離低溫微波通道與兩端的實驗系統。
這類實驗的重點，是在公尺等級距離上維持微波量子態的相干傳輸。
Ref: https://ethz.ch/en/news-and-events/eth-news/news/2020/03/longest-microwave-quantum-link.html
▲ 2023 年 Nature 論文中的 30 m 製冷機間超導電路實驗架構，並成功進行無漏洞的貝爾不等式實驗。兩端超導電路透過長距離低溫微波通道連接，顯示製冷機間量子連結已從概念走向可測試的實驗平台。
Ref: Loophole-free Bell inequality violation with superconducting circuits, Nature 617, 265–270 (2023), DOI:10.1038/s41586-023-05885-0
製冷機間量子連結的硬體組成
一條製冷機間量子連結可以分成三個主要部分：發射端量子節點、低溫傳輸通道、接收端量子節點。 每一部分都需要整合低溫微波工程、量子控制、時間同步。
| 硬體區段 | 可能元件 | 功能解說 |
|---|---|---|
| 發射端量子節點 | Transmon qubit、可調耦合器、讀出/傳輸 resonator | 將本地 qubit 的量子態映射到可傳播的微波光子波包。 |
| 微波釋放控制 | Pulse shaping、parametric coupling、Raman process | 控制光子釋放的時間形狀，使波包能被接收端有效吸收。 |
| 低溫傳輸線 | 同軸線、波導、低損耗超導線路 | 在低熱雜訊與低損耗條件下傳送微波光子。 |
| 非互易元件 | Circulator、isolator、directional coupler | 控制微波訊號方向，減少反射與雜訊回灌。 |
| 接收端量子節點 | 接收 resonator、transmon qubit、可調耦合器 | 將傳來的微波光子重新吸收並轉換回本地 qubit 的量子態。 |
| 同步與校準系統 | AWG、FPGA、時脈分配、相位校準 | 確保兩端脈衝、接收窗口與相位參考一致。 |
▲製冷機間量子連結需要將長距離傳輸線維持在低溫、低損耗、低雜訊的條件下。這使得量子連結不只是量子物理問題，也是低溫工程、微波工程與系統整合問題。ETH Zurich 30 公尺長量子連結通道的內部局部視圖。位於中央的鋁製波導被冷卻至接近絕對零度，用以連接兩個量子電路。
多層銅製屏蔽結構則保護導體，避免其受到熱輻射干擾。 低溫微波通道中的耦合結構，對單光子等級的量子訊號而言，通道幾何、接頭、反射與熱化設計都會影響量子傳輸效率。
Ref: https://ethz.ch/en/news-and-events/eth-news/news/2023/05/entangled-quantum-circuits.html
Photo: ETH Zurich / Daniel Winkler
技術門檻
| 關鍵挑戰 | 說明 |
|---|---|
| 傳輸損耗 | 微波光子在長距離通道中若被吸收或散射，會直接降低量子態轉移 fidelity。 |
| 熱光子雜訊 | 室溫或高溫級的熱輻射若進入通道，會在微波頻段產生假訊號並破壞量子態。 |
| 低溫熱負載 | 長距離金屬線路會導入熱量，必須透過熱沉、材料選擇與多級冷卻降低對 mK 區的負擔。 |
| 相位與時序穩定 | 兩端 QPU 的相位參考與時序必須穩定，否則遠距糾纏與量子閘操作會失真。 |
| 波包匹配 | 發射端與接收端必須精準控制 photon wave packet，使接收端能以高效率吸收。 |
| 非互易元件整合 | Circulator 與 isolator 可隔離反射雜訊，但傳統元件體積大、損耗與磁場需求也會影響可擴展性。 |
| 模組化校準 | 當 QPU 數量增加，每一條量子連結都需要獨立校準耦合強度、頻率、相位與延遲。 |
| 錯誤校正整合 | 未來製冷機間連結若要支援容錯量子計算，必須與 logical qubit、syndrome measurement 與 real-time decoder 整合。 |
從量子連結到量子資料中心
製冷機間量子連結的長期目標，不只是展示兩個節點可以糾纏，而是讓多個 QPU 模組能夠共同執行大型量子演算法。 在這樣的架構中，每台 dilution refrigerator 可以視為一個量子運算節點； 多個節點透過 quantum interconnect 建立糾纏或傳送量子態，再由 classical control system 負責同步、 排程、讀出與錯誤校正。
這代表未來的量子電腦將不再只是「一台儀器」，而更像是一座量子計算建築： 裡面有低溫系統、微波通道、古典超算、控制電子學、即時解碼器與多層軟體堆疊。 超大型量子計算的關鍵，也會從單純增加 qubit 數量，轉向如何讓分散在不同空間位置的量子模組， 在資訊上仍然表現得像同一個可程式化的量子系統。
超算-量子混合運算解決的是「如何讓 QPU 與古典超算協同工作」； 製冷機間量子連結解決的則是「如何讓多個 QPU 在量子層級上彼此連接」。 這兩者合在一起，構成邁向超大型量子計算的完整硬體路線圖。
教材深挖 3：邁向超大型量子計算：超算-量子混合計算
整合自既有 Insight iHBAR 教材：QC_hardware/WA.html
當我們討論「超大型量子計算」時，直覺上常會想像一台擁有數十萬、甚至數百萬量子位元的巨大量子電腦。 然而，真正可用的量子計算系統並不會只是一台孤立的低溫儀器，而更接近一座結合 高效能運算（High Performance Computing, HPC）、古典控制系統、低溫量子處理器（QPU）、 即時解碼器與雲端排程軟體的「量子中心超級電腦」（Quantum-centric Supercomputer）。
在這個架構中，量子電腦不是取代傳統超級電腦，而是成為傳統高效能運算系統中的一種特殊加速器。 CPU 與 GPU 負責資料前處理、參數最佳化、誤差緩解、結果分析與工作流管理； QPU 則負責處理某些具有量子結構的子問題，例如量子化學、材料模擬、組合最佳化或特定線性代數任務。
從單機量子電腦到量子中心超級電腦
傳統電腦的擴展方式，是從單一處理器走向多核心、叢集、資料中心與超級電腦。 類似地，量子電腦的擴展也不太可能永遠停留在「單一晶片 + 單一製冷機」的模式。 因為隨著量子位元數增加，系統會同時面臨低溫空間、控制線數量、讀出頻寬、校準複雜度、 熱負載與錯誤校正解碼速度等瓶頸。
因此，未來的大型量子計算很可能採用混合式架構： 由古典超算負責龐大的資料流與控制決策，再把適合量子加速的子問題送到 QPU。 這種模式不是「量子 vs. 古典」的競爭，而是「量子 + 古典」的協同運算。
--61c07389.png)
▲ IBM 繪製的架構圖，從當前的量子原型機，邁向實用化的量子計算需要加入大型古典超算機櫃整合。
Ref: https://spectrum.ieee.org/ibm-quantum-computer-2668978269
| 系統層級 | 主要角色 | 在混合量子運算中的功能 |
|---|---|---|
| CPU | 通用古典運算核心 | 負責程式排程、資料前處理、迭代控制、演算法流程管理，以及與雲端或 HPC 系統溝通。 |
| GPU | 大規模平行運算核心 | 負責張量運算、線性代數、機器學習、變分演算法中的梯度估計，以及量子電路模擬輔助。 |
| FPGA / ASIC | 即時控制與解碼硬體 | 負責低延遲回饋、脈衝控制、快速量測判讀、量子錯誤校正 syndrome decoding。 |
| QPU | 量子處理器 | 執行量子電路，處理量子疊加、糾纏與干涉所能加速的特定子問題。 |
| Runtime / Orchestrator | 運算協調層 | 在 CPU、GPU、FPGA 與 QPU 之間分配任務，決定哪些部分適合古典處理，哪些部分送入量子硬體。 |
為什麼量子電腦需要超算？
量子電腦本身並不是一台可以獨立處理所有任務的萬能機器。實際上，現在大部分量子演算法都需要大量古典運算配合。 例如在變分量子演算法（Variational Quantum Algorithms, VQA）中，QPU 負責執行參數化量子電路並輸出量測結果； 古典電腦則根據量測結果更新參數，再把新的參數送回 QPU。
這種「QPU 執行、古典電腦最佳化」的迴圈，使得量子計算天然就是一種混合計算。 當問題規模變大，古典端需要處理的資料、排程、最佳化與誤差緩解也會快速增加，因此超算系統會成為大型量子計算不可或缺的基礎設施。
| 混合計算任務 | 主要執行硬體 | 功能解說 |
|---|---|---|
| 量子電路編譯 | CPU / GPU | 將抽象量子演算法轉換成硬體可執行的閘序列，並考慮 qubit topology、coupling map 與閘誤差。 |
| 脈衝產生與控制 | AWG / FPGA / 控制電子學 | 把量子閘轉換為微波脈衝、磁通脈衝與讀出脈衝，送入低溫系統操控 QPU。 |
| 量子電路執行 | QPU | 在低溫環境中利用量子疊加、糾纏與干涉執行量子操作。 |
| 量測結果處理 | FPGA / CPU / GPU | 將微弱讀出訊號轉換為 classical bitstream，並進行分類、校正與統計分析。 |
| 誤差緩解與錯誤校正 | CPU / GPU / FPGA / ASIC | 在 NISQ 階段進行誤差緩解；在容錯量子計算階段則需要即時 syndrome decoding 與回饋控制。 |
| 工作流排程 | HPC / Cloud Runtime | 管理多個使用者、多個 QPU、多種古典資源之間的任務分配與資料流。 |
超算-量子混合架構中的關鍵概念
| 關鍵概念 | 說明 |
|---|---|
| Quantum Runtime | 負責把量子工作負載封裝成可執行任務，並協調 QPU、古典伺服器與雲端資源。 |
| Circuit Knitting | 將大型量子電路拆成多個較小電路，分別在不同 QPU 或不同時間執行，再由古典後處理將結果拼接回來。 |
| Error Mitigation | 在尚未完全容錯的量子硬體上，透過古典統計方法降低雜訊對結果的影響。 |
| Real-time Feedback | 量測結果必須在極短時間內回饋到控制系統，以支援動態電路與量子錯誤校正。 |
| Resource Orchestration | 當一個任務需要多個 QPU、多台 GPU 或多個 classical servers 時，系統必須自動管理資源配置與資料同步。 |
| Quantum Interconnect | 當 QPU 數量增加，系統需要能在模組之間傳送量子資訊的連結。 |
混合計算的典型流程
一個量子-古典混合計算通常不是單次送出量子電路就結束，而是由多次迭代構成。 古典端會根據每一輪量子量測結果調整下一輪的量子電路參數，使整體流程形成封閉回饋迴圈。
問題分解： 將原始科學或工程問題拆成古典可處理部分與量子加速部分。
量子電路產生： 由古典端產生參數化量子電路或特定 quantum kernel。
硬體編譯： 根據 QPU 拓撲、閘集合與校準資料進行 transpilation。
QPU 執行： 在低溫量子晶片上執行電路並量測輸出。
古典後處理： 使用 CPU/GPU 分析量測結果、估計期望值、更新參數。
迭代收斂： 重複執行直到能量、成本函數或目標指標收斂。
▲ 量子機器學習混合計算示意圖。
Ref: Quantum-Train: rethinking hybrid quantum-classical machine learning in the model compression perspective, DOI: 10.1007/s42484-025-00305-0
技術門檻
| 關鍵挑戰 | 說明 |
|---|---|
| 低延遲控制 | 量子錯誤校正與動態電路需要即時判讀量測結果，並在 coherence time 內完成回饋操作。 |
| 資料流瓶頸 | 大量 qubit 的重複量測會產生龐大 bitstream，需要高速資料擷取、壓縮、分類與儲存。 |
| 跨硬體排程 | CPU、GPU、FPGA、QPU 與雲端伺服器的運算節奏不同，必須透過 runtime 系統協調。 |
| 錯誤校正解碼 | 容錯量子計算需要即時處理 syndrome 資訊，解碼器可能需要 FPGA、ASIC 或 GPU 加速。 |
| 多 QPU 擴展 | 單一 QPU 的 qubit 數量有限，未來必須透過模組化 QPU 與量子連結擴大有效計算空間。 |
| 軟硬體共同設計 | 量子演算法、編譯器、控制脈衝、QPU 拓撲與低溫封裝必須一起設計，不能分開最佳化。 |
IQM與德國萊布尼茲超算中心的量子整合實驗
2025 年IQM的研究報告(arxiv:2509.12949)整理了將一台 20 量子位元超導量子電腦整合進 Leibniz Supercomputing Centre（LRZ） HPC 基礎設施的實務經驗。 這個案例很重要的說明，量子電腦若要真正成為「量子加速器」，不只需要 QPU 本身，還需要場地、冷卻、網路、排程、校準與使用者訓練的完整配合。
(上)Ref: https://thequantuminsider.com/2024/06/19/germany-launches-first-hybrid-quantum-computer-at-leibniz-supercomputing-centre/
(下)Ref: https://arxiv.org/pdf/2509.12949v1
一、環境的把控
傳統 HPC 節點通常可以被視為穩定的計算資源：安裝、接電、接冷卻系統後，便能長時間提供相對固定的運算能力。然而超導量子電腦更接近一套精密實驗設備。 它對環境振動、聲音、電磁雜訊、溫度變化都更加敏感，因為這些擾動可能影響量子位元的相干時間、閘操作準確度與讀出品質。
因此，在部署量子電腦前，資料中心必須先進行嚴格的場地調查，包括磁場、地板振動、聲壓、溫度與濕度等量測。這代表未來的量子資料中心，不只是「有電、有網路、有冷卻」即可，而是需要同時滿足低雜訊、高穩定度與可維護性的條件。
| 量測項目 | 設備 | 環境要求 |
|---|---|---|
| 直流磁場 DC magnetic field |
將三軸磁通門感測器放置於預定安裝製冷機的位置，約略位於 QPU 的高度。 | 每一軸皆需 < 100 μT。 |
| 交流磁場 AC magnetic field |
將三軸磁通門感測器放置於預定安裝製冷機的位置，約略位於 QPU 的高度。 | 在 5 Hz – 1000 Hz 的頻率範圍內，每一軸的峰對峰頻譜振幅需 < 1 μT。 |
| 地板振動 Floor vibrations |
將單軸振動感測器放置於預定安裝製冷機位置的地板上。 | 在 1 Hz – 200 Hz 的頻率範圍內，每一軸的 RMS 頻譜振幅需 < 400 μm/s；或等效地，需符合辦公室空間的 ISO 振動限制。 |
| 聲壓 Sound pressure |
將全指向性麥克風放置於製冷機所在位置。 | 在 20 Hz – 20 kHz 的頻率範圍內積分後，聲壓需 < 80 dBA。 |
| 溫度 Temperature |
將溫度計放置於預定安裝電子機櫃的位置。 | 在 20 – 25°C 的任一設定溫度附近，12 小時內的溫度變化需滿足 ΔT < ±1°C。 |
| 濕度 Humidity |
將濕度計放置於預定安裝電子機櫃的位置。 | 25 – 60%，且不可凝結。 |
二、校準與監控：量子電腦是動態系統
超導量子位元的特性會隨時間變化，它的頻率、閘保真度、讀出保真度與雜訊狀態，都可能在數小時到數天的尺度上漂移。 這是量子電腦與傳統 CPU/GPU 最大的差異之一，量子電腦需要時常進行反覆校準，而這些校準不能完全依賴人工操作。
IQM的 20-qubit 超導量子電腦具備自動化校準流程。 系統可以執行快速校準或完整校準，並由 HPC 中心根據使用者工作負載安排校準時段。 這點非常關鍵：若 QPU 要成為 HPC 資源的一部分，校準就必須被「實時」納入排程系統， 而不是被視為獨立外部維護事件。
三、備援電力與冷卻系統的重要性
超導量子電腦需要維持在極低溫環境下運作。若發生斷電或冷卻中斷， QPU 可能升溫，導致系統需要重新降溫與重新校準。這個恢復過程可能需要數天時間， 遠比重啟一般 HPC 節點更複雜。
因此，IQM強調備援電力與備援冷卻水系統的重要性。 對資料中心而言，量子電腦的可用率不只取決於 QPU 本身， 也取決於整個基礎設施是否能避免非預期停機。
四、HPC+QC 的關鍵：把 QPU 變成可排程的加速器
在 HPC+QC 架構中，量子電腦可以有兩種使用方式。第一種是遠端非同步提交： 使用者將量子任務送進佇列，等待 QPU 執行後取回結果。第二種則是更緊密的 加速器模式：QPU 被放入 classical HPC workflow 之中，與 CPU/GPU 形成 低延遲的混合計算迴圈。這對 VQE、量子化學、最佳化與混合量子-classical 演算法特別重要。
這種整合需要一套能連接多種前端框架與硬體後端的軟體堆疊。 IQM論文中提到的 Munich Quantum Software Stack（MQSS）支援 Qiskit、 CUDA-Q、PennyLane 等介面，並透過中介表示法與 JIT 編譯機制， 將高階量子程式轉換成硬體可執行的低階指令。
五、使用者導入：硬體可用不代表研究立即可行
即使量子硬體已經接入 HPC 系統，使用者仍需要學習如何有效使用它。 對量子專家而言，重點是理解特定 QPU 的拓撲、原生閘集合與雜訊特徵； 對傳統 HPC 使用者而言，則需要先理解量子電路、量子測量與混合工作流程的基本概念。
因此，成功的 HPC+QC 整合不只是技術問題，也是一個使用者教育問題。 IQM的案例透過 Jupyter notebook、硬體特性教學、mentor 制度與 FAQ， 幫助早期使用者從「可以存取量子電腦」走向「能產生實際研究成果」。
IQM的案例說明，量子電腦要進入 HPC 世界，不能只把 QPU 放進資料中心。 真正的 HPC+QC 整合需要五個層次同時成熟：
- 適合量子硬體的低雜訊場地與環境控制；
- 可由 HPC 排程系統管理的自動化校準流程；
- 穩定的電力、冷卻與備援基礎設施；
- 能支援遠端提交與低延遲混合計算的軟體堆疊；
- 面向量子專家與 HPC 使用者的訓練與導入機制。
未來的量子運算不會只是單一 QPU 的擴充， 而會是「QPU + HPC + 軟體堆疊 + 資料中心工程 + 使用者生態」的整合。
IBM Quantum System Two 可擴展量子-超算系統規劃
▲ IBM Quantum System Two 的概念圖。這類系統的重點不只是單一 QPU 的量子位元數，而是如何把低溫系統、古典控制電子學、資料中心基礎設施與多個量子處理器整合成可擴展的運算平台。
量子中心超級電腦的願景不只是單一 QPU 的放大，而是多個量子系統、古典伺服器與資料中心網路的整合。
圖中可見 classical connections 與 quantum connections 並存，代表未來大型量子運算同時需要古典資料流與量子資訊流。
Ref: IBM Quantum, 100,000-qubit quantum-centric supercomputer vision.
(上)Ref: https://www.hpcwire.com/2025/06/10/ibm-sets-2029-target-for-fault-tolerant-quantum-computing/
(中)Ref: https://newsroom.ibm.com/2023-05-21-IBM-Launches-100-Million-Partnership-with-Global-Universities-to-Develop-Novel-Technologies-Towards-a-100,000-Qubit-Quantum-Centric-Supercomputer
(下)Ref: https://www.ibm.com/quantum/blog/supercomputing-24
▲ IBM Quantum System Two的宣傳影片。
Ref: https://www.youtube.com/watch?v=AQjKUN8PORM
NVIDIA的NVQLink：模組化的量子-超算整合接口
▲ NVIDIA的NVQLink，可以很明顯看出NVQLink的角色是作為超級電腦與QPU的中介。NVQLink不只是單純的信息交換器，NVQLink還整合了量子控制儀器廠商的儀器，來操作QPU。
具體來說，NVQLink是一個高速訊號轉譯器，會將HPC的請求，轉譯成量子電腦的控制信號，交由量子晶片運算，並轉譯量子結果，回傳給HPC。此外，由於量子晶片需要複雜的QEC實時糾錯控制，NVQLink整合的量子控制儀器也會同時進行量子計算的糾錯、校正。
NVQLink的解決方案，可以詮釋成將古典高速計算與量子計算的接口模組化，古典HPC不需要負擔量子控制的算力消耗、校正優化；而量子晶片廠商只需要與NVQLink互聯做適配。
在接下來的混合計算中提供模組化的解決方案，可以在既有的HPC框架下導入NVQLink+QPU，不需要重新設計古典架構來適配量子計算。
Ref: https://developer.nvidia.com/blog/nvidia-nvqlink-architecture-integrates-accelerated-computing-with-quantum-processors/
總結來說，超大型量子計算的第一層問題，是如何讓 QPU 成為高效能運算系統中的一個可用加速器。 這需要 runtime、編譯器、古典加速器、低延遲控制與錯誤校正解碼的整合。
教材深挖 4：整體系統集成、挑戰與未來展望
整合自既有 Insight iHBAR 教材：QC_hardware/text.html
Ref: Delft circuit
完整的超導量子電腦至少需包含：氦3極低溫真空環境、冷卻系統、大量的射頻訊號控制與讀取儀器等，故當前的超導量子電腦非常的巨大。此外，一個量子位元至少需要四條線路：
- 控制頻率*1：挑控磁通量的Fluxline。
- 控制狀態*1：Driveline。
- 讀取狀態*2：讀出 line一進一出。
https://arxiv.org/pdf/1612.08208
▲要達到量子計算，需要同時操作許多 Qubit，同時因為糾錯的關係，也需要額外的 Qubit 來進行糾錯。上圖是一個 17 位元的實驗性量子晶片，排列方式是一種稱為 surface code（表面碼）的量子糾錯型態，原形為 Qubit，粉色及紅色是 Data Qubit，天藍色及綠色是 Check Qubit。每個 Qubit 都連接 7 條線（暱稱為 Starmon），其中 4 條為 Qubit 間耦合、1 條 Flux line、1 條 Drive line、1 條 讀出 諧振器。讀出讀出 諧振器 分別併入到三條 feedline。雖然當前的技術可以將多個Qubit的讀出 line整合在一起，透過頻率隔離的技術共用同一條讀出 line（所謂Feedline），但我們還需要考慮控制量子位元間交互作用的Resonator，一個100位元的量子電腦原型就需要400條線路從外部送入，故目前常見的超導量子電腦可以看見大量的線路。
arxiv: 2408.12433
量子位元間交互作用的Resonator/Coupler可以是可調控的，可進一步調控不同Qubit之間的耦合強度，但亦會增加控制電路的複雜度。
IV. 整體系統集成、挑戰與未來展望
構建一台功能強大的超導量子電腦，不僅僅是將各個高性能組件簡單堆砌，更是一個涉及深度系統集成的複雜工程。硬體與軟體之間、各個子系統之間都存在著緊密的相互依賴關係。
A. 硬體與軟體組件間的相互依賴性
量子電腦是一個高度耦合的系統，其任何一部分的特性都會深遠影響其他部分。QPU的特性，如量子位元類型、數量、保真度、連接性以及雜訊水平，直接決定了控制脈衝的設計複雜度、量子糾錯碼的選擇與效率、編譯器優化的策略，乃至於哪些類型的量子演算法在該平台上是可行的 [46, 67, 68, 70]。例如，一個具有特定二維佈局和鄰近連接的QPU可能更適合運行表面碼進行糾錯。
反過來，低溫系統的能力，如總冷卻功率、可用空間和佈線容量，也直接限制了QPU的潛在規模以及控制和讀出電子設備的集成方式 [11, 35]。如果低溫系統無法支持更多量子位元產生的熱量或容納相應的控制線路，那麼即使QPU製造技術有所突破，系統的整體性能也無法提升。
這種相互依賴性意味著量子電腦的發展不能僅僅依靠單個組件的孤立改進，而必須進行整個技術堆疊的協同優化。一個領域的進步（例如，量子位元相干時間的顯著提高）可能會對其他領域提出新的需求或暴露出新的瓶頸（例如，需要更快、更精確的控制和讀出系統，或更複雜的量子糾錯解碼器）。「全棧」(full-stack) 的概念 [68, 70] 本身就強調了這些組件間的緊密聯繫。例如，「物理感知全棧軟體」(Physics-Aware, Full-Stack Software) [70] 的理念，正是要讓軟體層面充分理解和利用底層物理硬體的特性。Cryo-CMOS技術的發展也是一個例證，它試圖將控制電子與低溫系統更緊密地集成起來，以解決佈線和延遲問題 [6, 11]。
B. 構建可擴展超導量子電腦的主要瓶頸
儘管超導量子計算在過去幾年中取得了顯著進展，但要實現大規模、可容錯的量子計算，仍面臨諸多嚴峻瓶頸：
- 量子位元的品質與可擴展性： 這是最核心的挑戰。實現大量具有高相干時間、高閘保真度和高讀出保真度的量子位元，並且能夠以一致的、可重複的方式進行製造，仍然極其困難 [1, 5, 6, 7]。
- 量子糾錯的巨大開銷： 實現一個容錯的邏輯量子位元需要數百甚至數千個物理量子位元，這種巨大的資源冗餘是目前實現容錯計算的最大障礙之一 [6, 63, 64]。
- 大規模佈線與互連的挑戰 (「佈線問題」)： 如何將成千上萬條控制和讀出訊號線路從室溫引入到極低溫的稀釋製冷機內部，同時有效管理由此產生的熱負載、確保訊號完整性並避免串擾，是一個極其棘手的工程難題 [6, 33, 35]。
- 低溫系統的可擴展性： 現有的稀釋製冷機在為未來可能包含數百萬量子位元及其相關控制電子的系統提供足夠的冷卻功率方面面臨挑戰 [11]。
- 高昂的成本： 從QPU的研發和製造，到稀釋製冷機、精密控制與讀出電子設備、特殊低溫線纜的採購，再到整個系統的運行和維護，都耗資巨大，限制了技術的普及和發展速度 [3, 12, 13, 20, 39]。
雖然量子位元的數量經常成為衡量進展的頭條新聞 [2]，但那些看似不那麼「光鮮」的方面，如低溫佈線的密度和熱管理、控制訊號的生成與傳輸質量，以及量子糾錯所需的巨大物理資源開銷，對於實現真正大規模、可容錯的量子計算而言，其瓶頸效應可能同等重要，甚至更為顯著。如果這些支持性組件的發展跟不上量子位元數量的增長，那麼僅僅增加量子位元數量並不能帶來實質性的計算能力提升。
C. 當前趨勢與未來預測
展望未來，超導量子計算領域呈現出以下幾個主要發展趨勢：
- 持續提升量子位元數量與質量： IBM、Google等領先者將繼續致力於開發具有更多量子位元和更高性能（如更長相干時間、更高保真度）的QPU [1, 2, 6]。
- 聚焦錯誤緩解與早期量子糾錯實現： 在NISQ時代，重點是通過先進的錯誤緩解技術使現有嘈雜設備更加實用，同時積極探索和實現初步的量子糾錯方案，為最終實現容錯計算鋪平道路。Google的Willow晶片集成表面碼糾錯 [1] 和SurgeonQ等合作項目 [45] 正是這一趨勢的體現。
- Cryo-CMOS技術的發展： 將部分控制電子集成到低溫環境中，更靠近量子位元，以減少佈線複雜性、降低延遲和熱負載，是提升系統性能和可擴展性的重要方向 。
- 模組化量子架構探索： 為了克服單個晶片在尺寸和複雜性上的限制，研究人員正在探索通過高速互連技術將多個QPU晶片或模組連接起來，構建更大規模的量子計算系統 。
- 混合量子-經典架構的持續主導： 在可預見的未來，特別是在NISQ設備上解決實際問題時，量子計算機將作為協處理器與經典高性能計算機協同工作。因此，針對這種混合架構的硬體和軟體協同設計仍將是關鍵 。
- 量子雲平台的增長： 越來越多的量子硬體資源將通過雲平台提供給用戶，降低了用戶接觸和使用量子計算的門檻，促進了應用探索和生態系統的發展 。
- 國家級戰略投入的持續加強： 美國、中國、歐盟等主要國家和地區將繼續加大對量子計算領域的戰略性投入，支持基礎研究、技術開發和人才培養 。
短期內，量子計算的發展可能會主要集中在通過改進錯誤緩解技術和混合演算法來提升NISQ系統的實用性。而長遠目標則始終是通過穩健的量子糾錯實現大規模的容錯量子計算。架構趨勢方面，一方面是向著更高程度的集成化發展（如Cryo-CMOS），另一方面也可能通過模組化來突破單晶片擴展的物理極限。這些都是在應對當前局限性的同時，為實現量子計算的最終潛力所採取的務實步驟。
V. 結論與主要觀點
構建一台實用的、可擴展的超導量子電腦是一項極其複雜的跨學科系統工程，它融合了量子物理、材料科學、微波工程、低溫工程、軟體工程等多個領域的尖端知識，並且需要巨大的資金投入。從核心的量子處理器 (QPU) 到極端的低溫環境，再到精密的控制與讀出系統、特製的低溫佈線，以及複雜的軟體堆疊，每一個環節都至關重要，且面臨著獨特的技術挑戰。
儘管過去幾年取得了令人鼓舞的進展，例如量子位元數量的增加和相干時間的提升，但通往實用化超導量子計算的道路依然漫長。在硬體層面，量子位元的質量和一致性、大規模佈線的散熱與訊號完整性、以及低溫系統的冷卻能力擴展等問題仍是主要的瓶頸。在軟體層面，開發高效的雜訊感知演算法、構建穩健的量子中間表示和編譯器、以及實現資源開銷可控且能實時運行的量子糾錯協議，都是亟待突破的難關。
這項事業的成功，並非單個組件的突破所能保證，而是依賴於整個複雜系統中所有組成部分的協同進步和整體優化。當前全球範圍內的研發格局，既體現了主要科技強國和領先企業之間的激烈競爭，也反映出在應對這些巨大挑戰時，學術界、產業界和政府之間開展合作的必要性。
最終，能否開發出穩健的量子糾錯方案並成功擴展高質量的量子位元系統，將是決定超導量子計算能否實現其革命性潛力的關鍵所在。這是一場需要持續創新、耐心投入和全球協作的「馬拉松」。
超導電腦部件及其主要廠商（再次更新版）
| 部件類別 | 具體部件/服務 | 主要廠商/機構 (根據提供的HTML內容) |
|---|---|---|
| 量子處理器 (QPU) / 量子晶片 | QPU 標準產品及代工服務 |
|
| QPU 內部開發/研究 (大型集成商/研究機構) |
|
|
| 低溫系統 | 稀釋製冷機 / 低溫製冷系統 |
|
| 控制與讀取電子設備 | 控制電子系統 (專用平台/模塊化系統/脈衝產生器) |
|
| 讀出與測量系統組件 |
|
|
| 特殊導線與接頭 | 低溫導線 (同軸電纜, 柔性線纜, 雙絞線, 光纖硬體/選項) |
|
| 低溫連接器/接頭 (RF接頭, 高密度接頭, 氣密接頭/饋通) |
|
|
| 輔助系統部件 | 真空系統部件 (真空幫浦, 真空計, 閥門等) |
|
| 磁屏蔽與輻射屏蔽 / 低溫探針台 |
|
|
| 完整系統提供商 | 提供完整超導量子計算系統或解決方案 |
|
教材深挖 5：NVIDIA與NVQLink
整合自既有 Insight iHBAR 教材：ASW2026/E.html
NVIDIA是當前市場上最大的加速計算與高速互連解決供應商，隨著摩爾定律的極限，單晶片算力密度成長趨緩，採用GPU平行運算已成為近代算力主力。 此外，隨著人工智慧大模型的發展，越來越大的模型參數與訓練必須分散到數百個GPU上做計算，GPU間、機櫃間的通信亦成為瓶頸，故NVIDIA亦發展高速互連技術，來解決GPU之間通信的延遲。 高速互連技術亦在量子運算中非常重要，由於量子位元需要奈秒等級（GHz）的操作精度與實時校正控制，隨著量子位元的增加，操作整晶片的參數至少是隨位元數平方級上漲，控制儀器與QPU之間的即時運算信號處理、交換也成為重要的議題。 由NVLink發展而來的NVQLink便是NVIDIA將在量子計算佔據的重要角色。
▲ NVIDIA的願景是加速計算，從CUDA科學計算生態圈，進入到深度學習、生成式AI，以及未來的量子計算。
▲ 在NVIDIA的規劃中，著重在超級電腦HPC+量子電腦QC的混合運算架構，提供整合的軟體架構。
▲ AI輔助量子計算是NVIDIA主打的發展方向，協助設計、優化量子晶片設計、混合運算、量子糾錯，進一步到實用化應用層面。
▲ 透過NVIDIA軟體生態cuQuantum套件加速QuTip。NVIDIA與同時著重在各類科學問題、應用在不同領域的學科。
NVQLink
2026年年初黃仁勳曾說，NVIDIA現在已是全球最大的網絡公司ref。 在CES 26中Vera Rubin介紹時，同時更新互連技術迭代晶片，並進入到CPO時代。在類似的邏輯上，值得介紹NVQLink，針對量子應用優化的快速互聯技術。
▲ NVQLink的軟硬整合生態。軟體部分包含Cuda-Q、cuQuantum的加速運指令。硬體部分，NVQLink透過優化的DGX與量子控制廠商的整合，提高超級電腦與量子晶片QPU的快速互聯交換。
▲ NVIDIA官方介紹的NVQLink，可以很明顯看出NVQLink的角色是作為超級電腦與QPU的中介。NVQLink不只是單純的信息交換器，NVQLink還整合了量子控制儀器廠商的儀器，來操作QPU。
具體來說，NVQLink是一個高速訊號轉譯器，會將HPC的請求，轉譯成量子電腦的控制信號，交由量子晶片運算，並轉譯量子結果，回傳給HPC。此外，由於量子晶片需要複雜的QEC實時糾錯控制，NVQLink整合的量子控制儀器也會同時進行量子計算的糾錯、校正。
NVQLink的解決方案，可以詮釋成將古典高速計算與量子計算的接口模組化，古典HPC不需要負擔量子控制的算力消耗、校正優化；而量子晶片廠商只需要與NVQLink互聯做適配。
在接下來的混合運算中提供模組化的解決方案，可以在既有的HPC框架下導入NVQLink+QPU，不需要重新設計古典架構來適配量子計算。
Ref: https://developer.nvidia.com/blog/nvidia-nvqlink-architecture-integrates-accelerated-computing-with-quantum-processors/
▲ 演講中同一張示意圖還提及NVQLink的重點，提供GPU直連、微秒回授，還有得益於益于Cuda生態的編程技術生態。
▲ 目前NVQLink合作的廠商。
▲ 不同的量子晶片框架（例如超導、半導體自旋位元、光量子計算、中性原子計算等），需要完全不同的控制框架結構，NVQLink將這類異質架構與HPC端隔離，提供一個通用介面，使得既有HPC框架不需為不同的QPU去適配。
▲ 市面上的量子控制儀器廠商，都可以與NVQLink做整合。
▲ 當前最先與DGX做整合是配的是Quantum Machines DGX1000。
▲ 如果與大型的NVL72整合，NVIDIA預期可以大幅加速量子計算和發展。
▲ 桌上型DGX Spark，提供個人化的量子開發工具平台。
教材深挖 6：FUJITSU：FTQC研發與挑戰
整合自既有 Insight iHBAR 教材：ASW2026/F.html
FUJITSU是日本量子電腦整機的製造、開發商，與日本RIKEN理研量子中心有深度合作，目標是開發出日本自研自製的FTQC量子電腦。這次演講的內容主要介紹、評估邁向大規模FTQC實用化所需要面對的課題。
▲ FUJITSU在日本有企業級資料中心、超級運算中心建置的解決方案。下方有趣的提到FUJITSU各個階段算力提升的方式：
運算頻率提升：透過CPU高頻運算
多核心運算：多核心CPU
多叢集運算：叢集高速互聯
記憶體內運算/近記憶體運算：克服記憶體頻寬牆，試圖減緩記憶體-運算核心資料間交換造成的延遲。
此外，也投入下一代量子科技、量子外延科技的計算發展。
量子電腦的種類
▲ 量子電腦的種類大致上可以分類為閘控量子計算(Gate-Base)和絕熱量子計算(Annealing)兩大類。在計算科學裡，這兩類量子計算算力等價，可以互相模擬，但針對不同問題所需的計算開銷不同。
閘控量子計算(Gate-Base)較容易與傳統計算做類比，而絕熱量子計算適合做最佳參數分析（即基態搜索）。FUJITSU針對多項技術都有投入開發。
▲ FUJITSU的量子電腦路線圖。FUJITSU研究包含超導量子電腦、鑽石自旋量子電腦。「STAR架構」一種基於相位旋轉閘（phase rotation gates）的量子運算架構。
Ref: https://global.fujitsu/en-global/technology/research/quantum
Ref: https://global.fujitsu/-/media/Project/Fujitsu/Fujitsu-HQ/technology/research/quantum/event-202503/FQD2025japan_guest_talk3.pdf
FUJITSU和RIKEN多量子位元系統開發
▲ FUJITSU和RIKEN的量子計算中心負責人中村泰信(Yasunobu Nakamura)合作開發多量子位元系統。
Nakamura Sensei和台灣中研院關鍵議題研究中心的量子計算負責人 陳啟東 特聘研究員 及 蔡兆申院士 早年曾多次合作開發Josephson Junction為基礎製作量子位元的可行性，包含Cooper Pair Box, FLux Qubit等，是現代Transmon的前身，奠定大量基礎。
▲ FUJITSU和RIKEN合作開發64位元，並希望透過模組化的方式，組合成256位元QPU。擴展研究重點包含如何沿用既有64位元的硬體設計成果、提升裝置密度，但也要避免熱功率過度上升。
大尺寸超導電路面板與量子位元變異性
多量子位元晶片的製程開發，其實類似半導體晶圓產業，透過在大面積的晶圓上面集成大量量子電路。相關的量產議題，便牽涉到晶圓上量子位元的均質性。 由於量子相應非常敏感、約瑟夫森節需要極高的工藝，分佈在晶圓上的超導量子位元特性實際上是有一定差異的。可以透過後處理，來將晶圓上的量子位元調教到相近的特性。
▲ 這張圖展示在晶圓上製備約瑟夫森節時，量子位元會因為約森夫森節的氧化層/絕緣層品質差異，展現出不一樣的阻值，如果不能精確控制量子位元的特性，會在QPU上產生非預期的串擾 （ZZ crosstalk）。
▲ RIKEN透過發展雷射加熱後處理的方式，提升量子位元的均值性。利用探針逐一量測量子位元，並施加雷射加熱調整約瑟夫森節的特性。
▲ 然而，在邁向更多量子位元的製程時，逐一量測、雷射對準加熱可能不是一個能快速擴展化的方式。
下一代的後處理，希望整合量子電路上既有的線路，直接施加偏壓電脈衝，來實踐均質化。
量子計算中心的基礎建設尺度
邁向「實用化」的量子計算優勢，FUJITSU的發展藍圖認為需要百萬個（～1M）物理量子位元的數量級組成的量子電腦。因為量子糾錯的需求，一個「實用的」邏輯位元，在目前的技術下，推估需要千顆個物理量子位元共同組成。 這裡說明一下，實驗上與早期量子優勢展現的實驗中，對於錯誤率的容忍較高，一個具有糾錯能力的邏輯量子位元大約在100個上下，故1000~5000個物理量子位元晶片是現在量子研究、廠商追逐的目標。 透過此類1000~5000個物理量子位元等效於20~50個邏輯量子位元的計算能力，來展示量子優勢。 如果要進行更實用、大規模的量子超級計算，一方面牽涉到大量的量子位元做併行（邏輯位元數要多）、另一方面也需要更深的邏輯電路深度（錯誤率要低、或是糾錯能力要強），對物理位元常是是平方級的成長。 然而，更大量的量子位元亦會產生更複雜的串擾，反而增加錯誤率，又需要更多資源來糾錯。這導致目前推估實用的量子計算，會需要整合百萬個量子位元才能具有實用的量子優勢。 百萬個量子位元帶來的控制儀器整合、高功率超低溫冷卻議題，將超越現在AI數據中心的耗電量，對電力基建帶來沈重的負荷。
▲ FUJITSU說明Early-FTQC和實際FTQC所需要的量子位元。
▲ FUJITSU推算規模化的量子超算中心所帶來的冷卻與耗電議題。一方面，超大型數據中心的冷卻會有大量的噪音，這會干擾量子位元造成錯誤率上升。
另一方面，量子超算中心的耗電，粗估將是TGW3等級，是超過500座核電廠的裝置容量！
▲ 由於上述推估量子超算中心的規模極其巨大，FUJITSU便提出一些開放問題，相關的基建要如何達成？由誰協助？以及如何降低相關的成本來增加可實踐性。
教材深挖 7：量子計算
整合自既有 Insight iHBAR 教材：Q_Tech/D.html
量子計算
技術原理與背景
量子計算利用量子位元（qubit）的量子態來進行資訊處理。每個量子位元可以處於0和1的疊加，多個量子位元可以存在糾纏態，這使得量子計算在原理上能夠同時處理巨量平行的可能性。藉由適當的量子邏輯閘操作，演算法可以讓正確答案的概率幅增強而錯誤答案的幅降低，從而在測量時以高概率得到正確結果。這種透過疊加和干涉實現的計算模式，使量子電腦在某些特定問題上有指數級的潛在速度優勢，例如整數分解（Shor演算法）和無結構搜尋（Grover演算法）。量子計算的基本組件包括：能實現一組通用量子閘的物理系統（硬體層面，如超導量子比特或離子阱等）、維持量子相干性的糾錯方案，以及將問題轉換為量子電路的演算法和編譯技術。總的來說，量子計算結合了物理、數學和計算機科學多個領域的知識，其最終目標是解決傳統電腦在可容許時間內無法解決的複雜問題。
目前的技術進展與實作方式
在硬體方面，當前量子計算主要有幾種實作平臺並行發展：超導量子比特、離子阱量子比特、光子量子計算、半導體自旋量子比特等。其中超導量子比特由金屬超導約瑟夫森結構構成，需在毫開爾文溫度下運作，目前IBM、Google 等公司已建造出數十到數百個超導量子比特的處理器（IBM 在2022年底發布了擁有433個量子比特的「Osprey」處理器）。離子阱技術利用電磁場束縛離子，以離子的內部能階作為量子比特，由於單個離子可保持相干較長時間，IonQ、Quantinuum 等公司研製了高保真度的離子量子計算機，但離子數量目前通常在數十以內。光量子計算方面，加拿大的 Xanadu 公司開發了基於光子的量子計算原型，採用連續變量光場和光子數疊加態進行運算；中國科大則在2020年和2021年分別實現了「九章」和「祖沖之二號」光子取樣實驗，展示了超越傳統超級計算機的處理能力（針對特定隨機取樣問題）。半導體自旋量子比特利用半導體中的單電子自旋（如量子點或雜質原子）作為比特，Intel、荷蘭 TU Delft 等在此領域有進展，目前實現的量子位元數量較少但具有與現有半導體工藝兼容的潛力。
在軟體和算法方面，量子計算的里程碑事件是2019年Google使用53個超導量子比特（處理器稱為Sycamore）實現了「量子優越性」（Quantum Supremacy）的演示：在一個隨機量子電路取樣任務上，量子處理器耗時約200秒完成計算，而據估計世界最強超級計算機需耗費上萬年才能模擬完成（儘管此結果後來被IBM基於改進演算法修正為幾天，但仍凸顯量子電腦的潛力）。儘管如此，目前尚無量子電腦能在**實用任務**上明顯超越經典電腦。學界和業界正積極研究 NISQ（中等規模有雜訊量子裝置）時代的演算法，希望在不完全糾錯的前提下，利用數十至上百個有雜訊的量子比特完成有價值的計算，例如變分量子本徵求解器（VQE）用於分子能階計算、量子機器學習算法用於資料分類等。一些初步結果顯示，小規模量子計算可模擬簡單化學分子的基態能量，或實現在金融工具定價問題上與經典蒙地卡羅方法相當的精度。
為了提升運算規模，量子錯誤更正是關鍵進展方向。目前如表面碼等糾錯方案已在實驗中驗證了糾錯邏輯比特的基本操作，但要糾正所有錯誤需消耗大量實體量子比特（估計一個邏輯比特需要上百甚至上千物理比特）。2023年，Google 的量子團隊宣稱通過增加糾錯碼距，首次實現糾錯後的邏輯比特保真度隨規模提升而上升的結果，為將來擴展至容錯量子計算打下基礎。總體而言，量子計算硬體正朝著「更多量子比特、更低錯誤率、更長相干時間」的方向努力，軟體則在「設計適用NISQ的演算法以及長遠的容錯演算法」兩條路線並進。
應用領域與實際用途
量子計算被寄望於解決眾多領域的棘手問題，儘管現在的大多應用仍屬潛在性質，但已初現苗頭。在密碼學領域，量子計算最著名的應用是Shor演算法可以在多項式時間內分解大整數，從而破解RSA等公開金鑰加密體系；雖然目前還沒有足夠大的量子電腦做到這點，但長遠看這將對現有密碼系統產生顛覆性影響，因此推動了後量子加密演算法的研發。在化學與材料科學方面，量子電腦可自然模擬量子系統，例如計算分子的電子結構和反應動力學，這對新藥設計、催化劑開發等至關重要。實際上，傳統計算對於某些分子的精確模擬會隨系統大小指數級爆炸，而量子計算可望有效模擬，幫助研發新物質。
在優化與機器學習領域，量子計算也展現潛力。許多優化問題（如物流路線、投資組合最佳化）可以轉化為組合最適化問題，量子計算的量子退火器或混合量子算法可能更快找到良好解。已經有公司利用D-Wave的量子退火設備對交通流量優化、工廠生產調度進行試點研究。另外，前文提到的量子機器學習（QML）也是熱門方向，例如使用量子線性代數子程序來加速機器學習模型的訓練。金融領域方面，一些投資銀行與科技公司合作，探索使用量子電腦進行期權定價、風險分析等，需要大量計算的任務，期望量子算法能帶來加速或更高精度。
除了上述應用，量子計算還可能影響基礎科學研究本身。例如在高能物理和宇宙學中，量子計算可以模擬粒子物理的格點QCD模型或黑洞的霍金輻射機制，這些是傳統超算難以觸及的課題。也有人提出將量子計算用於搜尋地外智慧等需要處理海量資料的領域。在工程學上，量子計算或可優化複雜系統的控制，如智慧電網的即時優化控制等。目前，這些應用多處於探索階段，但隨著硬體能力提升，有望逐步轉化為實際效益。
當前挑戰與未來發展趨勢
儘管量子計算前景光明，但眼下面臨的挑戰不可小覷。最主要的是**誤差與相干性**問題：量子位元非常敏感，環境中的微小擾動都可能引入錯誤（退相干）。目前無論哪種實作技術，單量子閘的錯誤率大約在10-3到10-4量級，這遠高於容錯計算所需的水準。為了執行較長的量子電路，必須引入量子錯誤更正並堆疊足夠多的物理量子位元來構成邏輯位元。這導致規模化的需求相當嚴峻——例如實現一台能破解RSA的量子電腦，估計需要上百萬的物理量子位元和長時間的穩定運行。當前的挑戰還包括量子比特之間的**控制互聯**：超導量子比特需要在晶圓上佈線、離子阱量子比特需要精密的激光控制，如何在增加比特數的同時保持控制系統的可用性和低噪聲，是工程難題。
未來發展趨勢方面，一個重點是硬體架構創新與電子工程的結合。例如在下一節將詳述的低溫CMOS控制電路，便是為了解決量子比特控制互聯瓶頸而興起的技術。另一些團隊探索模組化的量子計算架構，透過光互聯將多個較小的量子處理模組連接，形成大型系統。量子計算硬體還可能出現新範式，比如拓撲量子計算（利用非常規準粒子實現天然容錯的量子比特）目前由微軟等公司投入研究，但尚未證實可行。
從產業與生態角度看，科技巨頭和各國政府的投入持續加碼，量子計算正從實驗室走向更廣泛的開發者社群。雲服務提供商如 AWS、Azure 等已提供雲端量子計算服務，允許開發者體驗各種後端硬體。軟體堆疊和算法的進展也將加速人才培養和應用開發。可以預見，在未來5-10年內，我們會看到量子比特數量突破千位元甚至更高，同時在特定應用上達到“量子優勢”的明確案例。一旦糾錯技術成熟並可擴充，量子計算將進入實用階段並對經濟和社會產生深遠影響。
相關研究機構、公司或產品
全球有眾多機構和公司投入量子計算研發，美國和中國目前在該領域的專利與資金投入處於領先地位。在企業方面，IBM 是量子計算的先驅之一，建立了超導量子電腦研發路線圖（目標是2025年實現幾千比特規模的系統），並通過IBM Quantum網絡與眾多學術機構合作。Google 的量子人工智慧實驗室則專注於突破性里程碑（如量子優越性）和誤差更正研究。Intel 投入半導體自旋量子比特和低溫電子技術，希望利用自身半導體製造優勢。Microsoft 採取不同路線，嘗試實現拓撲量子比特（雖進度落後預期），同時推出Azure Quantum平臺整合多種硬體。量子計算新創公司方面，也呈現百花齊放局面：IonQ（離子阱技術）、Quantinuum（霍尼韋爾量子部門與劍橋量子合併，以離子阱為主）、Rigetti Computing（超導量子比特，主攻模組化架構）、Xanadu（光子量子計算）和 PsiQuantum（矽光子量子計算，目標百萬比特）等都獲得大額融資，致力於各自技術路線。
各國政府與研究機構也是推動量子計算的主力。歐盟量子旗艦計畫投入10億歐元，涵蓋量子計算硬軟體諸多方面；美國自2018年通過《國家量子倡議法案》後，國家量子協調辦公室統籌下的幾大國家實驗室和DARPA等機構支持了大量研究項目。中國將量子科技列入重大科技專項，在安徽合肥建設了國家量子實驗室，匯聚了潘建偉等領銜的團隊。加拿大、英國、日本、澳洲等也都有國家級的量子計畫與卓越中心。在學術界，麻省理工學院、加州理工、牛津大學、清華大學等知名高校紛紛設立量子計算研究中心。相關產品方面，IBM已推出整合量子計算系統「IBM Quantum System One」，作為商用化的嘗試；D-Wave公司銷售量子退火計算機（現最新一代為Advantage系列，超過5000個量子位元，但僅能解組合優化問題）。總之，量子計算領域群雄並起，各種技術路線競爭與協作並存，這種生態有望加速該技術的成熟與落地。
工程案例與驗收
Capstone 案例：設計一個可用於量子化學 kernel 的研究系統
方案必須指定：近期 NISQ/analog/mitigation 路徑與長期 fault-tolerant 路徑是否共用 hardware；QPU 與 HPC 如何切分 optimization、simulation、decode與data management；需要多少低延遲 classical feedback；本地與遠端使用者如何排程；哪些 metric 能證明 scientific advantage，而不只證明 circuit跑完。
學生應交付三種 budget：error budget（gate/readout/reset/idle/link）、time budget（compile/queue/calibrate/execute/decode）與resource/financial budget（chip、cryo、electronics、people、maintenance）。任一項空白都表示 proposal尚未形成 system architecture。
課堂任務（8–10 分鐘）
每組選 monolithic 1000-qubit QPU、10 個 100-qubit modules 或 QPU–HPC heterogeneous system 之一。建立一頁 architecture decision record：目標 workload、五個關鍵假設、三個不可逆決策、三個可延後選項、最小驗證實驗與淘汰條件。
教師解答與評分依據
沒有唯一勝者。評分依據是是否把 workload轉成可測規格、是否識別 link/yield/control/decoder等 bottleneck、是否保留替代分支，以及驗證結果能否真正推翻方案。只羅列前沿名詞、公司 roadmap或最高 qubit數不能通過。
答案不以是否使用特定名詞評分，而以是否建立「假設 → 可觀測量 → 區分實驗 → 決策」的閉環評分。學生若提出不同方案，只要能明確指出代價與可否證條件，即可成立。
Exit ticket
- 本週最重要的一條 equation／model 是什麼？它的適用近似為何？
- 哪一個看似局部的參數，實際會跨越 device、control 與 system 三層？
- 若只能做一個新實驗，什麼結果最能改變目前的 architecture decision？
Capstone：同一個架構決策必須跨越七個 Theme
前沿課不能只列新聞與應用名稱。學生需要由目標 workload 開始，估計 circuit depth、logical error budget、logical qubit count 與 latency，再向下選 code、physical error target、connectivity、measurement/reset、decoder、wiring、package、process與校準策略。
Google 的 below-threshold surface-code memory 是 experimental evidence；IBM 的 modular architecture 與 2029 目標是可檢查的 vendor roadmap，但不是既成事實。課堂應要求學生明確標示：
- Demonstrated：已有 peer-reviewed system evidence。
- Projected：由資料與 scaling model 外推。
- Assumed：架構成立所需、尚未驗證的條件。
最終評估不是「哪一種 qubit 最好」，而是所選 architecture 是否同時 fault-tolerant、addressable、universal、adaptive、modular/serviceable，並能在合理資源下執行目標 workload。
二、單元 1：超導量子計算的前沿技術趨勢
1.1 From NISQ to Fault-Tolerant Quantum Computing
近年超導量子計算的研究重心，逐漸從單純增加 physical qubit 數量， 轉向如何提升 qubit quality、gate fidelity、readout fidelity、calibration stability 與 logical performance。這代表研究焦點正在從 NISQ devices 逐步過渡到 fault-tolerant quantum computing。
NISQ devices 指的是具有數十到數百個 noisy physical qubits 的量子處理器。 這類系統可以執行短深度量子電路、量子模擬實驗、變分演算法與硬體 benchmark， 但尚未具備完整 quantum error correction 所需的資源與錯誤率。 Fault-tolerant quantum computing 則要求透過 QEC 將多個 physical qubits 編碼成 logical qubits， 並在 logical level 上可靠執行長深度演算法。
| 發展階段 | 核心特徵 | 主要挑戰 | 代表性目標 |
|---|---|---|---|
| NISQ Devices | 中等數量 physical qubits，尚未完整 QEC | noise、decoherence、有限 circuit depth | 探索 quantum advantage、benchmark、hybrid algorithms |
| Error-Suppressed Processors | 更高 coherence、更低 gate error、更好校準 | crosstalk、leakage、frequency collision、系統漂移 | 提升有效電路深度與硬體穩定性 |
| Small Logical Qubits | 實作 surface code 或其他 QEC code | syndrome extraction、decoder、logical error scaling | 展示 logical qubit 優於 physical qubit |
| Fault-Tolerant Quantum Computers | 可執行 logical gates 與長深度演算法 | 大量 physical qubits、低錯誤率、低延遲 classical control | 實用量子化學、材料模擬、密碼學與最佳化問題 |
1.2 Key Technology Directions
超導量子計算的前沿技術可分成幾個主要方向： qubit coherence improvement、gate fidelity improvement、readout improvement、 scalable wiring and packaging、quantum error correction、logical processor architecture 以及 application-oriented quantum algorithms。
| 技術方向 | 核心目標 | 相關主題 |
|---|---|---|
| Better Qubits | 提升 \(T_1\)、\(T_2\)、降低雜訊敏感度 | Transmon、Fluxonium、protected qubits、materials engineering |
| Higher-Fidelity Gates | 降低 single-qubit 與 two-qubit gate errors | pulse shaping、tunable coupler、leakage suppression、optimal control |
| Fast and Accurate Readout | 提高 single-shot readout fidelity 並降低 crosstalk | dispersive readout、Purcell filter、quantum-limited amplifiers |
| Scalable Architecture | 支援 hundreds to millions of physical qubits | 3D integration、cryogenic wiring、multiplexing、modular processors |
| Quantum Error Correction | 將 physical qubits 編碼成 logical qubits | surface code、LDPC code、decoder、syndrome extraction |
| Useful Applications | 在科學與產業問題上展現量子價值 | quantum simulation、quantum chemistry、optimization、hybrid algorithms |
1.3 Superconducting Qubit Design Beyond Standard Transmon
Transmon 是目前最成熟的超導量子位元之一，但未來的 superconducting quantum processors 不一定只依賴單一 qubit design。為了提升 coherence、降低 leakage、改善 QEC cycle performance 與降低控制成本，研究者也在探索 Fluxonium、protected qubits、bosonic qubits、 cat qubits、0-π qubits 以及其他具有特殊雜訊保護機制的超導電路。
| Qubit / Encoding 類型 | 設計動機 | 可能優勢 | 主要挑戰 |
|---|---|---|---|
| Transmon | 成熟、可控制、可擴展 | 控制與讀出技術完整，適合 2D processor | 有限 anharmonicity、leakage、frequency collision |
| Fluxonium | 利用 superinductor 與特殊能階結構 | 長 coherence、較強 anharmonicity、可能降低 relaxation | 製程與控制較複雜，superinductor 需低損耗 |
| Cat Qubit | 以 bosonic mode 中的 coherent states 編碼 | 可偏壓特定錯誤類型，降低 QEC overhead | 需要高品質 resonator、非線性耗散與穩定控制 |
| Bosonic Qubit | 用 oscillator Hilbert space 編碼 logical information | 單一 physical oscillator 可承載錯誤校正結構 | state preparation、gate、readout 與 loss management 複雜 |
| Protected Qubit | 從 Hamiltonian 設計中抑制特定雜訊通道 | 可能在硬體層次降低 error rate | 製程、控制與可擴展性仍具挑戰 |
核心觀念
未來超導量子計算的進展，不一定只來自「更多 physical qubits」， 而是來自 qubit design、control、readout、fabrication、QEC code 與 system architecture 的共同演化。
三、單元 2：邁向 Fault-Tolerant Superconducting Quantum Processors
2.1 What Does Fault Tolerance Mean?
Fault-tolerant quantum computing 指的是即使硬體元件仍然有錯誤， 系統仍能透過 quantum error correction 與 fault-tolerant gate protocols 執行可靠的 logical quantum computation。這要求錯誤不只要被偵測， 還必須避免在校正過程中擴散成不可修正的 logical errors。
Fault tolerance 的核心條件包括：
- physical error rates 必須低於 QEC threshold。
- logical error rate 必須能隨 code distance 增加而下降。
- syndrome measurement 必須快速、準確且可重複。
- classical decoder 必須能低延遲處理 syndrome history。
- logical gates 必須能以 fault-tolerant protocols 執行。
- 系統必須能處理 leakage、correlated errors 與 drift。
2.2 Surface Code as a Hardware Architecture
Surface code 是超導量子處理器中最重要的 QEC 架構之一， 因為它只需要局部 nearest-neighbor coupling，適合二維晶片布局。 在 surface code 中，data qubits 儲存 logical information， ancilla qubits 週期性量測 X-type 與 Z-type stabilizers， 並將 syndrome history 送入 decoder。
重要的是，surface code 不只是理論上的 error-correcting code； 它也直接規定了晶片 layout、qubit connectivity、readout speed、control timing、 reset protocol、wiring architecture 與 classical decoding pipeline。
2.3 Logical Error Scaling
QEC 的真正里程碑，不只是做出一個 logical qubit， 而是展示當 code distance 增加時，logical error rate 會下降。 若 physical error rate 低於 threshold，增加 code distance 應能降低 logical error rate。 這代表系統進入可以透過擴展 QEC code 來提升可靠性的 regime。
\[ p_L(d) \sim A \left( \frac{p}{p_{\mathrm{th}}} \right)^{(d+1)/2} \]
其中 \(p_L\) 是 logical error rate，\(p\) 是 physical error rate， \(p_{\mathrm{th}}\) 是 threshold，\(d\) 是 code distance。 這個公式只是簡化的 scaling intuition，實際 logical error rate 會受到 leakage、 correlated noise、decoder performance、measurement error 與 circuit-level noise model 影響。
2.4 Beyond Surface Code: LDPC and Hardware-Efficient Codes
Surface code 具有高容錯性與局部連接優勢，但 overhead 仍然很大。 因此，另一個前沿方向是尋找更高效率的 QEC code，例如 quantum low-density parity-check codes。 這類 code 目標是在較少 physical qubits 下實現較高 logical protection， 但通常需要更複雜的 connectivity、measurement schedule 或 modular architecture。
| QEC Code 類型 | 優點 | 挑戰 | 與硬體架構的關係 |
|---|---|---|---|
| Surface Code | 局部耦合、threshold 高、適合 2D superconducting chips | physical qubit overhead 大 | 自然對應二維 nearest-neighbor lattice |
| Color Code | 某些 logical gates 較方便 | layout 與 syndrome extraction 較複雜 | 需要特定 lattice 與多體 stabilizer measurement |
| Quantum LDPC Code | 潛在大幅降低 qubit overhead | 需要非局部或更高維 connectivity | 可能需要 modular couplers、bus、interposer 或 photonic links |
| Bosonic Code | 利用 oscillator Hilbert space 降低部分 overhead | 控制與讀出複雜，需管理 photon loss | 適合 microwave cavities、high-Q resonators 與 superconducting circuits |
2.5 Requirements for a Fault-Tolerant Superconducting Processor
一個 fault-tolerant superconducting processor 不只是需要高品質 qubits， 還需要所有子系統共同達到 QEC cycle 的要求。
| 系統需求 | 原因 | 相關工程挑戰 |
|---|---|---|
| High-Fidelity 1Q and 2Q Gates | 降低每輪 syndrome extraction 中的 circuit-level error | pulse shaping、coupler design、crosstalk compensation |
| Fast High-Fidelity Readout | ancilla qubits 每輪都需被量測 | readout SNR、Purcell filter、multiplexing、amplifier dynamic range |
| Fast Reset | ancilla qubits 需快速回到初態 | active reset、measurement-based feedback、thermal population |
| Low Leakage | leakage 會破壞 stabilizer measurement 並造成時間相關錯誤 | DRAG、leakage reduction units、reset protocols |
| Low Crosstalk | correlated errors 會降低 QEC threshold | layout、shielding、frequency allocation、control calibration |
| Real-Time Decoding | syndrome history 需快速轉換為 correction 或 Pauli frame update | FPGA、ASIC、cryo-control、decoder latency |
學習檢核
- Fault-tolerant quantum computing 與單純 high-fidelity physical qubits 有何差異？
- 為什麼 logical error rate scaling 比單次 logical qubit demonstration 更重要？
- Surface code 為什麼特別適合 superconducting quantum chips？
- Quantum LDPC codes 為什麼可能降低 QEC overhead？它們對硬體提出什麼新要求？
四、單元 3：Quantum Simulation 與 Quantum Chemistry
3.1 Why Quantum Simulation?
量子電腦最自然的應用之一是模擬量子系統。 原因在於分子、材料、強關聯電子系統、磁性系統與量子場論本身都遵循量子力學， 其 Hilbert space 維度通常隨系統大小指數成長。 古典電腦在模擬這類系統時常遭遇 sign problem、entanglement growth 或 memory bottleneck。
Quantum simulation 可以分成兩大類：
| 類型 | 核心概念 | 代表應用 |
|---|---|---|
| Analog Quantum Simulation | 設計一個量子系統，使其自然演化模擬目標 Hamiltonian | spin models、many-body physics、lattice systems |
| Digital Quantum Simulation | 使用 universal quantum gates 分解目標時間演化 | quantum chemistry、materials、dynamics、field theories |
3.2 Quantum Chemistry
Quantum chemistry 是量子計算最具代表性的應用方向之一。 分子的電子結構、基態能量、反應路徑、激發態、催化機制與材料能帶， 都可以被轉換為 fermionic Hamiltonian，進一步映射到 qubit Hamiltonian。
一般流程如下：
- 選擇分子或材料系統。
- 使用 basis set 表示電子軌域。
- 建立 second-quantized fermionic Hamiltonian。
- 透過 Jordan-Wigner、Bravyi-Kitaev 或其他 mapping 轉換成 qubit Hamiltonian。
- 使用 VQE、QPE 或其他 quantum algorithm 求解能量或動力學。
- 將結果與 classical chemistry methods 比較與校正。
\[ \hat{H}_{\mathrm{chem}} = \sum_{pq} h_{pq} a_p^\dagger a_q + \frac{1}{2} \sum_{pqrs} h_{pqrs} a_p^\dagger a_q^\dagger a_r a_s \]
這個 Hamiltonian 描述電子在分子軌域中的動能、核吸引與電子-電子交互作用。 量子電腦的任務是有效表示並求解此 Hamiltonian 的基態或動力學。
3.3 Variational Quantum Eigensolver
Variational Quantum Eigensolver, VQE，是 NISQ 時代最重要的 hybrid quantum-classical algorithm 之一。 它利用量子電腦準備參數化量子態，並量測 Hamiltonian 的期望值； 再由古典最佳化器更新參數，逐步降低能量。
\[ E(\theta) = \langle \psi(\theta) | \hat{H} | \psi(\theta) \rangle \]
VQE 的優點是 circuit depth 相對較短，適合 noisy devices； 缺點是可能受到 barren plateau、measurement overhead、ansatz expressibility、 optimizer instability 與 noise-induced bias 影響。
3.4 Quantum Phase Estimation
Quantum Phase Estimation, QPE，是 fault-tolerant quantum computing 時代的重要演算法。 若能準備接近目標 eigenstate 的初態，QPE 可以估計 unitary operator 的 eigenphase， 並進一步求得 Hamiltonian eigenenergy。
與 VQE 相比，QPE 通常需要更深的量子電路、更長 coherence time 與 fault-tolerant logical gates， 但在足夠成熟的量子電腦上，它可能提供更系統性的精度提升。
3.5 Materials Science and Strongly Correlated Systems
除了分子化學，量子模擬也可應用於材料科學與凝態物理，例如：
- Hubbard model 與 strongly correlated electrons。
- High-temperature superconductivity models。
- Quantum magnetism and spin liquids。
- Topological phases and anyons。
- Electron-phonon coupling and polaron physics。
- Non-equilibrium quantum dynamics。
對超導量子處理器而言，這些問題可以透過 gate-based digital simulation、 analog circuit-QED simulation 或 hybrid algorithms 研究。 長期來看，量子模擬可能成為量子電腦最早展現科學價值的領域之一。
核心觀念
Quantum simulation 的本質，是用一個可控制的量子系統研究另一個難以用古典電腦直接模擬的量子系統。 超導量子電路的優勢在於可設計 Hamiltonian、可快速控制、可重複量測，並能逐步走向 error-corrected simulation。
五、單元 4：Hybrid Quantum-Classical Algorithms
4.1 Why Hybrid Algorithms?
在 fault-tolerant quantum computers 尚未成熟之前，現有量子處理器仍受到 noise、 decoherence、finite sampling、limited connectivity 與有限 circuit depth 限制。 Hybrid quantum-classical algorithms 的基本策略，是讓量子處理器負責產生或量測難以古典模擬的量子態， 再由古典電腦負責最佳化、參數更新、資料分析與誤差緩解。
這類演算法特別適合 NISQ devices，因為它們通常使用較短電路， 並可在迭代過程中與 error mitigation、noise-aware optimization 或 hardware-efficient ansatz 結合。
4.2 General Hybrid Loop
- 古典電腦選擇一組參數 \(\theta\)。
- 量子處理器準備參數化量子態 \(\ket{\psi(\theta)}\)。
- 量測 observable 或 cost function。
- 古典最佳化器根據量測結果更新 \(\theta\)。
- 重複直到 cost function 收斂或達到停止條件。
\[ \theta_{k+1} = \theta_k - \eta \nabla_{\theta} C(\theta_k) \]
其中 \(C(\theta)\) 是 cost function， \(\eta\) 是 learning rate 或 optimizer step size。
4.3 Representative Hybrid Algorithms
| 演算法 | 主要用途 | 量子部分 | 古典部分 |
|---|---|---|---|
| VQE | 量子化學、材料基態能量 | 準備 ansatz 並量測 Hamiltonian expectation | 最佳化 ansatz parameters |
| QAOA | 組合最佳化問題 | 交替施加 cost Hamiltonian 與 mixer Hamiltonian | 搜尋最佳參數 |
| Variational Quantum Simulation | 模擬量子動力學 | 用參數化電路近似時間演化 | 根據 variational principle 更新參數 |
| Quantum Machine Learning | 分類、kernel methods、generative models | 量子特徵映射或參數化量子模型 | 訓練模型與處理資料 |
4.4 QAOA and Optimization
Quantum Approximate Optimization Algorithm, QAOA，是用於組合最佳化問題的代表性 hybrid algorithm。 它將最佳化問題寫成 cost Hamiltonian，並交替施加 cost unitary 與 mixer unitary。
\[ \ket{\psi(\gamma,\beta)} = \prod_{l=1}^{p} e^{-i\beta_l H_M} e^{-i\gamma_l H_C} \ket{+}^{\otimes n} \]
其中 \(H_C\) 對應最佳化問題的 cost function， \(H_M\) 是 mixer Hamiltonian，\(p\) 是 QAOA depth。 對超導量子電腦而言，QAOA 的硬體挑戰包括 two-qubit gate 數量、 connectivity、parameter optimization、noise accumulation 與 readout sampling overhead。
4.5 Limitations of Hybrid Algorithms
雖然 hybrid algorithms 對 NISQ devices 具有吸引力，但也存在重要限制：
- Barren plateaus 可能使 optimization landscape 變得難以訓練。
- Measurement overhead 可能隨 Hamiltonian terms 數量快速增加。
- Noisy gradients 會降低 optimizer 穩定性。
- Ansatz 太淺可能表現力不足，太深則受 noise 限制。
- Classical optimizer 可能陷入 local minima。
- 必須與 classical baseline 公平比較，才能判斷是否有實際量子優勢。
4.6 Hardware-Aware Algorithm Design
未來實用量子演算法不應只在抽象 circuit model 中設計， 而應考慮硬體 connectivity、native gates、noise model、readout constraints、 calibration stability 與 error mitigation cost。 這稱為 hardware-aware algorithm design。
| 硬體因素 | 對演算法的影響 | 可能策略 |
|---|---|---|
| Connectivity | 決定 SWAP overhead | 使用 layout-aware compilation |
| Native Gate Set | 影響 circuit depth 與 gate error | 設計 hardware-efficient ansatz |
| Noise Model | 影響 cost function bias | noise-aware optimization、error mitigation |
| Readout Fidelity | 影響 observable estimation | readout mitigation、grouped measurements |
| Calibration Drift | 長時間迭代中參數可能漂移 | interleaved calibration、drift monitoring |
學習檢核
- Hybrid quantum-classical algorithms 為什麼適合 NISQ devices？
- VQE 與 QAOA 的 cost function 分別代表什麼？
- 為什麼 measurement overhead 是量子化學應用中的重要問題？
- Hardware-aware algorithm design 為什麼對實際量子優勢很重要？
六、單元 5：Heterogeneous Integration 與未來量子晶片
5.1 Why Heterogeneous Integration?
隨著量子處理器規模增加，單一平面晶片很難同時滿足 qubit density、control wiring、 readout multiplexing、thermalization、packaging、shielding 與 classical interface 的需求。 Heterogeneous integration 的核心思想，是將不同材料、不同功能層與不同元件平台整合到同一封裝或系統中。
對未來量子電腦而言，heterogeneous integration 可能包含：
- qubit chip 與 wiring interposer 的整合。
- superconducting circuits 與 cryogenic CMOS control electronics 的整合。
- microwave quantum processors 與 photonic interconnects 的整合。
- spin qubits 與 CMOS manufacturing platform 的整合。
- quantum processor、classical decoder 與 memory hierarchy 的封裝共設計。
5.2 2D Quantum Chips and Beyond
Surface code 等 QEC 架構自然傾向二維 qubit lattice。 然而，當 qubit 數量增加時，二維平面上同時放置 qubits、couplers、readout resonators、 drive lines、flux lines 與 feedlines 會變得非常困難。 因此，未來量子晶片可能需要從 single-layer 2D layout 發展到 multi-layer、 flip-chip、interposer-based 或 modular architecture。
| 架構方向 | 優點 | 挑戰 |
|---|---|---|
| Planar 2D Layout | 製程相對簡單，適合 early surface-code experiments | wiring congestion、crosstalk、有限連接密度 |
| Flip-Chip Integration | qubit layer 與 wiring layer 分離 | bump loss、alignment、parasitic modes |
| Interposer-Based Architecture | 提高連接密度並支援多晶片整合 | 封裝模態、熱收縮、材料介面損耗 |
| Modular Quantum Processor | 將大型系統拆成多個可測試模組 | module-to-module interconnect fidelity |
| Microwave-to-Optical Links | 支援遠距量子互連與分散式架構 | 低損耗量子轉換仍具挑戰 |
5.3 Cryogenic Classical Electronics
大規模量子電腦不可能只依賴室溫儀器與大量同軸線直接控制每個 qubit。 將部分 classical control electronics 移到低溫端，是降低 wiring bottleneck 的重要方向。 Cryogenic CMOS 或 cryo-control electronics 可望在低溫環境中執行 multiplexing、 pulse generation、readout processing、feedback 與 decoder acceleration。
但 cryogenic electronics 也會帶來熱耗散與雜訊問題。 因此，低溫控制電子學必須在功耗、雜訊、頻寬、延遲與可擴展性之間取得平衡。
5.4 Quantum Networking and Modular Architecture
若單一 dilution refrigerator 或單一晶片無法容納足夠 qubits， 未來量子電腦可能採用 modular architecture。 多個 quantum modules 透過 microwave links、photonic links 或 quantum transducers 連接， 形成分散式量子處理器。
這類架構的關鍵問題包括：
- 如何在不同 modules 之間產生 high-fidelity entanglement。
- 如何將 microwave quantum states 轉換為 optical photons。
- 如何同步多個 cryogenic systems。
- 如何在 module-level 執行 QEC 與 logical operations。
- 如何管理 interconnect loss 與 latency。
核心觀念
未來量子晶片的擴展，不太可能只靠單一材料、單一晶片或單一製程。 Heterogeneous integration 將成為連接 qubits、control electronics、photonic interconnects、 packaging 與 classical processing 的關鍵橋樑。
七、單元 6：Beyond Superconducting Platform：Spin Qubits 與 Photonic Chips
6.1 Why Compare Different Quantum Platforms?
超導量子計算是目前最成熟的 gate-based quantum computing 平台之一， 但未來量子科技不一定由單一平台主導。Semiconductor spin qubits、photonic quantum chips、 trapped ions、neutral atoms、topological qubits 與 color centers 都在不同方向上快速發展。 對量子工程師而言，理解不同平台的優勢、限制與整合可能性，是制定研究與產業策略的重要能力。
6.2 Semiconductor Spin Qubits
Semiconductor spin qubits 通常利用電子或電洞的 spin state 作為量子位元。 它們的主要吸引力在於尺寸非常小，並且有機會利用半導體產業既有的 CMOS-compatible manufacturing 與先進製程能力來實現高密度整合。
| 特性 | Spin Qubits | 與超導 qubits 的比較 |
|---|---|---|
| 尺寸 | 奈米到次微米尺度 | 比 transmon 小很多，潛在密度更高 |
| 製程 | 可能與 CMOS 製程相容 | 超導 qubits 主要依賴低損耗微波與 Josephson junction 製程 |
| 控制 | 使用電場、磁場、exchange coupling 或 spin-orbit effects | 超導 qubits 通常以 microwave pulses 與 flux pulses 控制 |
| 優勢 | 高密度、半導體製造潛力、長 spin coherence | 超導平台控制與讀出成熟，系統整合進展快速 |
| 挑戰 | 控制線密度、均勻性、讀出、低溫電子學與多 qubit gates | 超導平台主要面臨 wiring、leakage、coherence 與 QEC overhead |
6.3 Quantum Photonic Chips
Photonic quantum computing 使用光子作為量子資訊載體。 光子的優點是與環境交互作用弱、適合長距離傳輸、可在室溫下傳播， 並能與 quantum communication 和 quantum networking 自然結合。 Integrated photonic chips 則試圖將光源、波導、beam splitters、phase shifters、 detectors 與 active components 整合到晶片上。
| 元件 | 功能 | 主要挑戰 |
|---|---|---|
| Single-Photon Source | 產生可控制的單光子或糾纏光子 | brightness、indistinguishability、deterministic generation |
| Waveguide | 在晶片上傳輸光子 | propagation loss、fabrication disorder |
| Beam Splitter / Interferometer | 實現光子干涉與線性光學操作 | phase stability、loss、calibration |
| Phase Shifter | 動態調整光路相位 | 熱調控功耗、速度、串擾 |
| Single-Photon Detector | 偵測光子輸出 | 效率、dark count、timing jitter、低溫整合 |
6.4 Superconducting-Photonic Interfaces
超導量子電路工作在 microwave frequency，而光子網路通常使用 optical frequency。 若能實現高效率、低雜訊的 microwave-to-optical transduction， 就可以將 superconducting processors 與 photonic communication links 連接， 支援 modular quantum computing 與 long-distance quantum networking。
可能的轉換平台包括 electro-optomechanical systems、electro-optic materials、 magnons、rare-earth ions、piezoelectric devices 與 hybrid microwave-optical resonators。 這些方向仍具挑戰，尤其是在 conversion efficiency、added noise、bandwidth、 pump-induced heating 與 cryogenic compatibility 上。
6.5 Platform Comparison
| 平台 | 主要優勢 | 主要挑戰 | 可能角色 |
|---|---|---|---|
| Superconducting Qubits | 快速 gates、成熟控制讀出、適合晶片工程 | 低溫、wiring、decoherence、QEC overhead | 近中期 gate-based quantum processors |
| Semiconductor Spin Qubits | 高密度、CMOS 相容潛力、長 spin coherence | 控制與讀出整合、多 qubit scaling、製程均勻性 | 未來高密度 quantum processors |
| Photonic Quantum Chips | 低傳輸損耗、適合網路、室溫傳播 | deterministic source、loss、detector integration、feed-forward | 量子通訊、photonic computing、interconnects |
| Neutral Atoms | 大規模陣列、可重構 connectivity | gate fidelity、讀出速度、真空與雷射系統 | 量子模擬與可擴展處理器 |
| Trapped Ions | 高 fidelity、長 coherence、全連接傾向 | gate speed、擴展與光學系統複雜度 | 高精度量子邏輯與模組化架構 |
學習檢核
- Spin qubits 為什麼被視為高密度量子晶片的候選平台？
- Photonic quantum chips 為什麼適合 quantum networking？
- Superconducting qubits 與 photonic chips 之間為何需要 microwave-to-optical transduction？
- 不同量子平台未來是否可能互補，而不是互相取代？請說明。
八、單元 7：未來應用與產業發展方向
7.1 Near-Term Applications
近期量子電腦的應用仍受限於 noise 與 circuit depth。 因此，near-term applications 主要集中於探索性研究、benchmarking、 hybrid algorithms、量子模擬原型、error mitigation 以及硬體能力展示。
- 小分子 quantum chemistry demonstrations。
- Hubbard model、spin model 與簡化材料模型模擬。
- 組合最佳化問題的 QAOA 原型。
- 量子機器學習與 quantum kernel experiments。
- 量子錯誤緩解與 noise-resilient algorithm studies。
- QEC building blocks 與 logical qubit demonstrations。
7.2 Long-Term Fault-Tolerant Applications
真正大規模 fault-tolerant quantum computers 若能實現，可能對多個領域產生重大影響。 這些應用通常需要大量 logical qubits 與長深度 logical circuits。
| 應用領域 | 量子計算任務 | 可能影響 |
|---|---|---|
| Quantum Chemistry | 高精度求解分子基態與反應能障 | 催化、藥物設計、電池材料、化學反應機制 |
| Materials Science | 模擬強關聯電子、超導、磁性與拓撲材料 | 新材料設計、高溫超導、功能材料探索 |
| Cryptography | Shor algorithm 分解大數與離散對數 | 推動 post-quantum cryptography 轉換 |
| Optimization | 求解特定組合最佳化或 sampling 問題 | 物流、金融、排程與複雜系統設計 |
| Quantum Field Theory | 模擬 lattice gauge theories 與非平衡動力學 | 高能物理、核物理與基礎理論研究 |
7.3 Quantum Computing Industry Stack
量子計算產業不是單一公司或單一技術可以完成，而是一個完整供應鏈與技術堆疊。 其組成包含材料、製程、晶片設計、低溫系統、微波元件、控制電子學、軟體工具、 雲端平台、演算法、應用合作與標準化。
| 產業層次 | 內容 | 相關能力 |
|---|---|---|
| Materials and Fabrication | 低損耗材料、Josephson junction、晶圓製程 | 材料科學、微奈米製程、製程控制 |
| Quantum Chip Design | qubits、couplers、resonators、layout | Hamiltonian engineering、EM simulation、microwave design |
| Cryogenic Hardware | dilution refrigerators、filters、attenuators、amplifiers | 低溫工程、微波工程、熱管理 |
| Control Electronics | AWG、ADC、DAC、FPGA、cryo-CMOS | 高速電子學、訊號處理、低延遲控制 |
| Software Stack | compiler、scheduler、calibration、decoder、cloud API | 軟體工程、最佳化、QEC、系統自動化 |
| Applications | chemistry、materials、optimization、finance、AI | 跨領域建模、問題映射、benchmarking |
7.4 Skills for Future Quantum Engineers
未來量子工程師需要跨越多個領域。 對 superconducting quantum computing 而言，單純理解量子力學或單純會寫程式都不夠； 需要能夠在 Hamiltonian、device physics、microwave engineering、fabrication、 cryogenic systems、calibration、QEC 與 algorithms 之間建立連結。
- Quantum mechanics and quantum information。
- Superconducting circuit theory and circuit quantization。
- Microwave engineering and signal processing。
- Low-temperature measurement and cryogenic hardware。
- Nanofabrication and material characterization。
- Quantum control, calibration and benchmarking。
- Quantum error correction and decoding。
- Quantum algorithms and application mapping。
- Software automation and data-driven optimization。
核心觀念
量子計算的前沿不是單一學科，而是一個跨越物理、工程、材料、電路、軟體與應用科學的系統性領域。 真正有價值的量子工程能力，是能把抽象量子資訊概念轉換成可製作、可控制、可校準、可擴展的硬體與演算法。
課堂整合與驗收
研討問題：完成一份 architecture review：選一個目標 workload，提出 QPU/module/control/fab/QEC 路徑，列出三項 demonstrated evidence、三項關鍵 assumption 與三個 kill criterion。
完成條件：學生必須留下可檢查的推導、關係圖、比較表或 architecture decision，並能說明其物理假設與工程代價。
核心與延伸閱讀
- Quantum Error Correction Below the Surface Code ThresholdGoogle Quantum AI and Collaborators, Nature 638, 920–926 (2025), with 2026 author correction.below-threshold surface-code memory、real-time decoder 與系統穩定性。
- Author Correction: Quantum Error Correction Below the Surface Code ThresholdGoogle Quantum AI and Collaborators, Nature 653, E5 (2026).2026 年圖表標示修正；課程引用時一併保留。
- IBM Quantum Technology Atlas — 2026 RoadmapIBM, updated March 2026 (vendor roadmap; milestones are stated intent, not experimental fact).modular FTQC、decoder、HPC/QPU integration 的產業架構假說。
- Analog/Mixed-Signal Integrated Circuits for Quantum ComputingJ. C. Bardin, IEEE BCICTS (2020).百萬通道尺度下的控制電子與 cryogenic electronics 問題。
- Microwave Package Design for Superconducting Quantum ProcessorsS. Huang et al., PRX Quantum 2, 020306 (2021).package mode、材料、port 與 simultaneous control fidelity。
- Materials Challenges and Opportunities for Quantum Computing HardwareN. P. de Leon et al., Science 372, eabb2823 (2021).TLS、表面／介面、準粒子與材料表徵。
王培儒