PHYS598500 · Week 13 · T5
封裝、EM Modes、佈線擴展與全系統整合
Packaging, EM Modes, Wiring Scale-Up, and Full-System Integration
本週定位
學習成果
- 理解 package cavity、slotline、bond-wire inductance、grounding 與 spurious mode。
- 把 wire count、heat load、connector density、frequency crowding 與 serviceability 聯立。
- 理解 EM simulation、package measurement、control software 與 system bring-up 的閉環。
兩小時授課配置
| 時間 | 形式 | 授課內容與當段產出 |
|---|---|---|
| 0–10 分 | 定位／診斷 | 當 qubit 數量增加，為什麼封裝也會成為 Hamiltonian 的一部分？ 以一個問題確認先備與本週接口。 |
| 10–35 分 | 概念主線 A | Package cavity、slotline、ground return、bond wire 與 seam loss 如何影響 qubit？ 建立第一組物理概念、變數與工程語言。 |
| 35–60 分 | 推導／定量 | 如何從 EM mode 與 participation 指標建立驗收條件？ 走完關鍵公式或定量關係，不停留在名詞介紹。 |
| 60–70 分 | 休息 | Break 保留兩小時課程的注意力恢復窗口。 |
| 70–95 分 | 概念主線 B | I/O density、heat load、3D wiring 與 cryogenic control 如何共同限制擴充？ 把物理結果接到元件、控制或系統架構。 |
| 95–110 分 | 案例／研討 | 如何進行一次 100-qubit package/wiring architecture review？ 學生留下可檢查的圖、表、推導或 architecture decision。 |
| 110–120 分 | 整合／驗收 | 系統擴充時，最先爆掉的三個 budget 可能是什麼？ 用 exit question 檢查是否能跨層解釋。 |
合計：120 分鐘
當 qubit 數量增加，為什麼封裝也會成為 Hamiltonian 的一部分？
本週驅動問題：package mode、slotline、return current、wirebond、connector 與跨晶片互連如何改變 qubit decay、crosstalk 與 frequency map？為何『電性接通』遠不足以驗收量子封裝？
先要求學生不用查資料，以一張圖畫出本週主題從抽象模型到真實硬體的訊息流。教師不立刻公布答案，而是收集學生把哪些層次畫成等號。全課結束時再重畫一次，用兩張圖的差異驗收是否真正建立跨層理解。
先備診斷：W11 建立了 dilution fridge 的 thermal budget 與 wiring constraint；W12 完成了 control electronics chain 與 readout signal integrity。本週把這些接到 package、EM mode、wiring scale-up 與 system integration。
10–35 分鐘概念主線 A：Package cavity、slotline、ground return、bond wire 與 seam loss 如何影響 qubit？
[W13-C1] Package cavity、slotline、bond-wire inductance、grounding、spurious modes
黑板主線：package 是 Hamiltonian 的一部分
晶片與封裝形成 distributed electromagnetic structure。某個 package/cavity mode 若接近 qubit frequency，會 hybridize 或提供額外 Purcell decay channel；ground plane 被切割後，return current 被迫繞路，產生 slotline mode 與非預期 mutual coupling。effective Hamiltonian 中的 \(\\omega_i,g_{ij},\\chi_{ik}\) 都可能被封裝幾何改寫。
封裝元件包括：sample box（固定晶片並提供屏蔽環境）、wirebond（連接晶片 pad 與封裝 PCB，帶來寄生電感）、PCB/carrier（介電損耗、阻抗控制、熱收縮）、connector（阻抗匹配、低溫可靠性、反射）與 shielding（阻擋磁場、紅外輻射與電磁干擾）。
常見需要避免的模式包括：package cavity modes、slotline modes、substrate modes、box modes、feedline parasitic resonances 與 connector-induced resonances。
[W13-C3] EM simulation 與 microwave design rules：電磁模擬至少分 eigenmode、driven modal/network、electrostatic/capacitance 與 participation analysis。eigenmode 找 resonance 與 field pattern；S-parameter 評估傳輸、反射、隔離；capacitance matrix 支援 circuit quantization；surface participation 連到 dielectric loss。單一漂亮的 \(S_{21}\) 曲線不能替代全部問題。
推導/定量：如何從 EM mode 與 participation 指標建立驗收條件？
[W13-D1] Maxwell mode 到 effective circuit：participation ratio 設計條件
黑板推導：participation ratio 如何設定 design criteria
每一個 dielectric interface 對 qubit 的 loss 貢獻，由其 electric-field participation ratio 決定：
P_k = \frac{\int_{V_k} \varepsilon_k |{\bf E}|^2 d^3r}{\sum_j \int_{V_j} \varepsilon_j |{\bf E}|^2 d^3r}
total inverse \(T_1\) 是各 interface 的 weighted sum：
\[\frac{1}{T_1} = \sum_k P_k \cdot \frac{\omega}{Q_{0,k}}\]
其中 \(Q_{0,k}\) 是第 k 個介電材質的 intrinsic quality factor。participation ratio 同時控制 spurious-mode hybridization strength：若某個 package mode 的 participation 超過 threshold，它就會成為額外的 Purcell decay channel 或引起 frequency shift。
設計驗收條件：
- Eigenmode sweep：在 qubit frequency band（4–8 GHz）內，package cavity 無 mode 落在 ±500 MHz 以內。
- Participation budget：surface oxide 的 \(P_{\text{oxide}}\) 必須小於 target \(1/T_1\) 容許值；substrate participation 次之。
- S-parameter validation：port-to-port isolation 在 qubit band 內低於 −60 dB；connector launch 反射低於 −20 dB。
- Crosstalk floor：neighboring qubit drive crosstalk 低於 −40 dB，readout crosstalk 低於 −30 dB。
學生兩人一組，把推導中的每個符號分成「設計可選參數、製程/裝置產生參數、必須校準參數、只能量測估計的狀態」四類。這一步迫使公式離開紙面，成為 architecture dependency。
休息與黑板保留
保留本週核心 Hamiltonian／system equation 與 dependency graph。休息後直接以既有教材展開，不重新講一次名詞表。
概念主線 B：I/O density、heat load、3D wiring 與 cryogenic control 如何共同限制擴充？
[W13-C2] Wire count、heat load、connector density、frequency crowding
下列內容不是附錄，而是本週第二段講授材料。授課時選擇與黑板模型直接相連的圖、表與段落逐一解讀；其餘留作課後複習。每一段都要追問「它改變了哪一個 Hamiltonian／control／measurement／system 參數」。
案例/研討：如何進行一次 100-qubit package/wiring architecture review？
[W13-CS1] 100-qubit module package/wiring architecture review
[W13-C4] Cross-chip quantum interconnect：C/M/L-couplers
[W13-C5] Cryogenic-to-cryogenic quantum links and data center architecture
[W13-C6] System integration pipeline：EM sim → package measurement → control software
案例：封裝蓋上後 \(T_1\) 系統性下降
可能原因包括 package mode、seam loss、wirebond/ground discontinuity、magnetic/IR leakage、材料污染或 mechanical stress。診斷可比較 lid geometry/eigenmode、增加 airbridge/wirebond fence、掃 qubit frequency、量測 package S-parameters、做 magnetic/IR shielding A/B test。
若只在某個頻帶出現 \(T_1\) dip，frequency-dependent loss/mode/TLS 比均勻材料 loss 更可疑；若所有 qubit 同時受事件影響，common environment、radiation 或 temperature 更值得優先檢查。
課堂任務（8–10 分鐘）
為 100-qubit package 寫一份最小 design review：列出需要的 EM simulation、thermal/mechanical analysis、製造公差、ground strategy、I/O density、可維修性與量測 coupon。每一項必須連回一個 quantum failure mode。
延伸：跨晶片互連選擇：若 100-qubit 模組由四片 25-qubit chiplet 組成，選擇 C-coupler（chip 內非鄰近 qubit）、M-coupler（相鄰晶片）或 L-coupler（同製冷機遠距）並說明理由。考慮 insertion loss、thermal noise、coherence transfer、entanglement fidelity 與 stability。
教師解答與評分依據
eigenmode 對應 resonant loss/crosstalk；S-parameter 對應 drive/readout integrity；thermal analysis 對應 effective temperature；mechanical tolerance 對應 alignment/contact；ground/return current 對應 slotline；coupon 與 seam test 對應材料/介面 loss；serviceability 影響重工與可重複校準。
答案不以是否使用特定名詞評分，而以是否建立「假設 → 可觀測量 → 區分實驗 → 決策」的閉環評分。學生若提出不同方案，只要能明確指出代價與可否證條件，即可成立。
整合/驗收：系統擴充時，最先爆掉的三個 budget 可能是什麼？
回到開場那張圖。現在學生重畫一次：package cavity → EM mode spectrum → participation ratio → \(T_1\) budget；wire count → heat load → cooling power budget；connector density → crosstalk → frequency allocation budget。每一節都標出它的 spec 如何影響最終的 quantum metric。
Exit ticket
- 本週最重要的一條 equation／model 是什麼？它的適用近似為何？
- 哪一個看似局部的參數，實際會跨越 device、control 與 system 三層？
- 若只能做一個新實驗，什麼結果最能改變目前的 architecture decision？
下週預覽：W14 將從 fabrication process 開始 — 如何把今天討論的 package 與 EM design 真正做出來。
教材深挖 1：低溫導線與接頭
整合自既有 Insight iHBAR 教材：QC_hardware/U2.html
[W13-C2] Wire count、heat load、connector density、frequency crowding
在超導量子電腦中，連接室溫控制電子設備和位於稀釋製冷機mK溫區的量子晶片的線纜和接頭，是至關重要但又極具挑戰性的環節。它們不僅要傳輸精密的控制和讀取信號，還必須在極端的溫度梯度下最大限度地減少熱傳和雜訊干擾。一個成功的低溫佈線系統需要在多個矛盾的需求之間取得平衡。
核心挑戰與設計要求
| 挑戰領域 | 具體要求與說明 |
|---|---|
| 熱管理 (Thermal Management) |
核心挑戰： 良好的導電材料通常也是良好的導熱材料。
|
| 訊號完整性 (Signal Integrity) |
核心挑戰： 在長距離和極端溫差下保持訊號不失真。
|
| 雜訊抑制 (Noise Mitigation) |
核心挑戰： 保護量子位元免受雜訊影響而導致去相干。
|
| 可擴展性與緊湊性 (Scalability & Compact) |
核心挑戰： 「佈線瓶頸」是擴展量子電腦規模的主要障礙之一。
|
| 機械與材料可靠性 (Mechanical & Material Reliability) |
核心挑戰： 材料需承受劇烈的溫差和反覆的熱循環。
|
| 成本 (Cost) |
核心挑戰： 當前由於特殊的材料、複雜的製造工藝且市場需求尚未完整，高性能低溫線纜和組件非常昂貴。 |
低溫佈線的關鍵組件、材料與技術
為了應對在極端溫度梯度下正確傳輸微波脈衝信號，並最小化熱負載的需求，研究人員和供應商開發了多種類型的低溫導線、接頭與相關組件。 每種類型都在電路性能、熱學性能、機械可靠性和可擴展性之間做出了不同的權衡。以下將各關鍵組件整合整理如下：
| 組件類別 | 具體類型 | 核心特點與設計考量 | 主要應用 |
|---|---|---|---|
| 導線與線纜 (Wiring & Cables) |
低熱導同軸電纜 (Low-K Coaxial Cables) |
|
傳統的RF訊號傳輸方案，經過低溫優化。適用於通道數較少或對成本較敏感的場合。 |
| 柔性帶狀線纜 / PCB (Flexible Ribbon Cables) |
|
解決高密度和安裝便利性問題的現代主流方案。 | |
| 雙絞線 (Twisted Pairs) |
|
主要用於傳輸低頻類比信號或直流(DC)Bias signal。RF性能有限。 | |
| 光纖 (Optical Fibers) |
|
被認為是未來極具潛力的替代方案，尤其適合需傳輸大量數據或對熱負載極敏感的場合。 | |
| 接頭與互連 (Connectors & Interconnects) |
標準RF同軸接頭 (Cryogenic/Non-Magnetic) |
|
用於單一線路的連接。 |
| 高密度接頭 (High-Density Connectors) |
|
應對不斷增長的通道數量。 | |
| 氣密接頭 / 饋通 (Hermetic Feedthroughs) |
|
所有需要穿過真空外殼的線路都必須使用。 | |
| 被動元件與熱管理 (Passives & Thermal) |
衰減器與濾波器 (Attenuators & Filters) |
|
訊號線路中不可或缺的元件，用於雜訊管理和訊號調節。 |
| 熱錨 / 熱沉 (Thermal Anchors / Sinks) |
|
管理線纜熱負載的核心手段，對於維持 mK 級的穩定溫度至關重要。 |
教材深挖 2：特殊導線與接頭-廠商
整合自既有 Insight iHBAR 教材：QC_hardware/O.html
[W13-C2] 供應商與高密度連接器技術
追求高密度與系統集成
隨著量子處理器從幾十個量子位元向數百乃至數千個擴展，所需的信號線路數量呈爆炸式增長。然而，稀釋製冷機內部，尤其是最冷的 mK 級，空間極其寶貴。傳統同軸電纜的體積、熱負載與組裝複雜性使其難以應對此需求，因而推動了新技術的發展。
柔性帶狀線纜技術（如 Delft Circuits 的 Cri/oFlex®、Maybell 的 Flexlines）應運而生，它們能在極小的橫截面積內容納多個通道，並具有良好的彎曲性，極大提高了佈線密度和安裝便利性。與此同時，高密度連接器技術（如 Rosenberger 的多端口系統、Ardent Concepts 的板級連接器）允許在更小的面積上實現更多連接點，並通過單次插拔操作簡化了組裝和維護流程。此外，將濾波器、衰減器等被動元件直接整合到柔性線纜上，不僅進一步節省了寶貴的低溫空間，還減少了接點數量，提高了系統的整體可靠性。
材料的工程特性平衡
另一個核心趨勢是透過材料科學來平衡多重且相互衝突的物理要求。低溫線纜和接頭需要在從室溫到接近絕對零度的極端溫度範圍內可靠工作，這意味著材料必須同時滿足以下苛刻條件：
其核心矛盾在於，材料既要具備優良的「導電性」以低損耗傳輸 RF 信號，又要擁有極差的「導熱性」以隔絕熱量。為實現這種精密的平衡，供應商和研究機構不斷探索和優化材料體系。例如，採用不銹鋼、銅鎳合金等低熱導合金作為導體基材，並輔以薄層良導體（如銀）來改善 RF 性能。 在最冷的溫級，則利用鈮鈦 (NbTi) 等超導材料的獨特性質，同時實現零電阻和極低熱導。 此外，材料還需具備良好的「機械性能」（如低溫下的柔韌性、抗熱循環疲勞）和「電磁特性」（如非磁性）。尋找能夠在所有這些方面都表現出色的新材料或複合結構，仍然是該領域持續研發的重點。
| 組件類別 | 供應商 (Supplier) | 國家/地區 | 主要產品/服務 | 關鍵特點/技術 |
|---|---|---|---|---|
| 低溫導線與接頭 (Cryogenic Wiring & Connectors) |
Delft Circuits | 荷蘭 | Cri/oFlex® 柔性線纜 (Ag/NbTi)，低溫接頭，T2B 接口，高密度Feedthrough(up to 256 ch) | 高密度、低熱導、可整合元件、超導選項 |
| Rosenberger | 德國 | 低溫同軸電纜 (SS、CuNi，NbTi)，非磁性 RF 接頭 (SMA，SMP)，高密度接頭，柔性線纜，帶狀線纜 | 產品線寬廣，可定製氣密法蘭，高頻性能優異、非磁性選項，寬頻率範圍(up to 110 GHz)，高密度解決方案 | |
| CryoCoax (Intelliconnect) | 英國 | 低溫 RF 互連組件與子系統，高密度連接器 | 專注於低溫應用的射頻解決方案 | |
| Amphenol Aerospace | 美國 | Cryo-Seal™ 氣密接頭 (基於 38999 軍規標準) | 極低溫(-195°C)性能保證，高氣密性，玻璃-金屬密封 | |
| Martec | 英國 | 客製化低溫氣密接頭/Feedthroughs | 真空友好，低釋氣 (low-outgassing) 材料 | |
| Quantum Microwave | 美國 | 非磁性低溫接頭 (SMA，SMP，SMPS 等) | 專為量子實驗室提供各類微波組件 | |
| Maybell Quantum | 美國 | Flexlines (柔性帶狀線纜)，低溫平台 | 專注於可擴展性的低溫硬體解決方案 | |
| Ardent Concepts | 美國 | 用於QPU 封裝的高密度連接(板對板或線對板) | 高密度板級連接器 | |
| 輔助系統部件 (Auxiliary Systems) |
Leybold，Edwards，Pfeiffer | (多國) | 各類真空幫浦 (旋片、乾式、渦輪、離子等) | 成熟的真空技術供應商 |
| SAES Getters | 意大利 | 非蒸散型吸氣幫浦 (NEG Pumps) | 對氫氣(H₂)抽速高，無振動、無磁場干擾 | |
| Amuneal，Magnetic Shields Ltd. | 美國，英國 | 磁屏蔽材料與系統 (\(\mu\)-metal) | 高磁導率材料，可定製低溫主動屏蔽、被動屏蔽系統 | |
| Lake Shore Cryotronics | 美國 | 低溫溫度/磁場傳感器，測量儀器，探針台 | 低溫測量領域的專家 |
| 新創公司與產品範例 | 產品圖例 (圖片皆取自官網) |
|---|---|
| Delft Circuits |
|
| CryoCoax High Density Connectors |
|
| Maybell Wiring Fridge solutions |
|
| Quantum Microwave Magnetic-shielding Cryogenic Breadboard |
|
| Ardent Concepts Plate-to-plate connection |
|
教材深挖 3：邁向超大型量子計算：跨晶片量子互聯
整合自既有 Insight iHBAR 教材：QC_hardware/V4.html
[W13-C4] Cross-chip quantum interconnect：C/M/L-coupler 三層級
對超導量子電腦而言，隨著 Qubit 數量增加，晶片面積、佈線密度、頻率配置、微波串擾、製程良率、封裝複雜度與錯誤校正需求都會快速變得嚴苛。 要實現真正可擴展的量子電腦，關鍵問題不只是「如何製造更多 Qubit」，而是如何讓大量 Qubit 在可控制、可讀出、可糾錯的條件下共同運作。
因此，大型QPU的發展方向，逐漸從「單一巨大晶片」邁向模組化量子系統。 也就是說，未來的 QPU 不一定是一顆極大的晶片，而可能是由多個量子晶片、多個封裝模組，甚至多台稀釋製冷機共同組成的量子計算叢集，量子互聯（Quantum interconnection） 便成為實現 scalable QPU 的核心技術。
| 擴展方式 | 優點 | 主要瓶頸 |
|---|---|---|
| 單一晶片放大 | 架構直觀，晶片內耦合距離短，控制模型相對單純。 | 晶片面積、佈線密度、製程良率、頻率擁擠與串擾會快速增加。 |
| 單一製冷機內多晶片 | 可透過 chiplet、封裝與模組化技術提升總 Qubit 數量。 | 低溫空間有限，封裝、垂直互聯與同步控制變得更複雜。 |
| 多製冷機量子連結 | 可把 QPU 分散到多台 cryostat，形成更大型的量子計算叢集。 | 需要低損耗、低熱雜訊、相位穩定且可同步的量子通道。 |
- 從單一晶片到模組化 QPU
- 量子互聯的三個層級：C-coupler、M-coupler、L-coupler
- 為什麼錯誤校正需要更高連通性？
- 從拓展量子晶片到量子資料中心：邁向超大型量子計算
透過IBM Quantum 的發展路線可以清楚呈現了這種模組化趨勢。早期的量子處理器主要強調單晶片 Qubit 數量的增加，例如 Hummingbird、 Eagle、Osprey 與 Condor 等處理器。 然而，當系統邁向更高 Qubit 數量與錯誤校正需求時， 僅僅放大單一晶片已不足以支撐長期擴展。
因此，IBM 的架構開始朝向多晶片、多模組與多系統並行的方向發展。 例如 Heron 架構強調較高品質的中等規模晶片； Crossbill 與 Flamingo 則代表晶片間連接與模組化封裝； Kookaburra 進一步展示多晶片量子平行化的概念。 這些發展共同指向一個核心問題： 如何讓不同量子晶片之間有效交換量子資訊？
這裡需要區分兩種不同的連接方式。 第一種是 classical link，也就是利用即時古典通訊讓多個 QPU 協同執行任務。 第二種是 quantum link，也就是真正傳送量子態或建立量子相關性的通道。 前者較容易實作，後者則更接近未來大型容錯量子電腦所需的核心能力。
▲ IBM 量子處理器從單晶片大型化走向多晶片模組化。
Condor 代表單晶片 Qubit 數量的放大，而 Flamingo、Crossbill 與 Kookaburra
則開始導入晶片間量子通訊與模組化擴展。值得注意的是，晶片中的互聯有分成有分成古典互聯與量子互聯。
古典互聯基本上是針對微波控制/讀出的訊號，而量子互聯要求晶片間的交互作用維持量子效應。
Ref: https://spectrum.ieee.org/ibm-condor
▲ IBM Quantum Crossbill (左) 和 IBM Quantum Condor (右)。Condor 是單體大晶片設計，而Crossbill採用多晶片互聯設計。
Ref: https://www.ibm.com/quantum/blog/qdc-2024
▲ 兩個 IBM Quantum Eagle processors 透過 real-time classical link 連接。
這種架構讓多個 QPU 可以在同一個系統中協同運作，但它仍屬於 classical communication，
與真正的 quantum interconnect 不同。
Ref: https://www.ibm.com/quantum/blog/lo-locc-circuit-cutting
▲ IBM Heron的互聯架構，主要是共用控制/讀出的微波訊號總線，當前的控制/讀出的微波訊號是屬於古典信號控制，故這類互聯被歸類在古典互聯。
Ref: https://www.ibm.com/quantum/blog/ibm-quantum-roadmap-2025
IBM 將量子互聯分成不同尺度。 有些互聯用於同一晶片內部，增加非鄰近 Qubit 的連通性； 有些互聯用於相鄰晶片之間，形成多晶片模組； 也有些互聯則負責連接同一製冷機內距離較遠的晶片平台。 這些互聯技術針對同一台製冷機內的量子網路。
| 互聯類型 | 連接尺度 | 功能解說 |
|---|---|---|
| C-coupler | 同一晶片內非鄰近 Qubit 之間 | C-coupler 用於提高晶片內部連通性，使同一晶片上距離較遠、非鄰近的 Qubit 也能進行量子資訊傳輸。這對某些量子錯誤校正碼特別重要，因為錯誤校正不一定只依賴最近鄰 Qubit 互動。 |
| M-coupler | 相鄰晶片之間互聯 | M-coupler 是短距離 chip-to-chip quantum interconnect，用於在相鄰量子晶片之間傳送量子資訊。它適合把多個較小晶片組合成更大的模組化量子處理器。 |
| L-coupler | 同一製冷機內較遠晶片之間 | L-coupler 是較長距離的量子互聯，可在同一台 cryostat 內不同平台或較遠晶片之間路由量子資訊。由於傳輸距離增加，它對損耗、延遲、相位穩定性與同步控制提出更高要求。 |
|
|
|
|---|
▲ (左)C-coupler： 用於提高同一晶片內部的 Qubit 連通性。在許多量子錯誤校正架構中，Qubit 不只需要與最近鄰互動，也可能需要與較遠的 Qubit 傳遞資訊。C-coupler 的目標就是讓非鄰近 Qubit 之間也能建立有效的量子通訊路徑。
(中)M-coupler： 用於相鄰量子晶片之間的短距離互聯。它可以在鄰近晶片之間傳送量子資訊，適合把多個較小晶片組合成較大的模組化量子處理器。
(右)L-coupler： 用於較長距離的量子互聯。它可在同一製冷機內不同平台上的量子晶片之間傳送量子資訊，代表量子晶片不必全部擠在同一個局部封裝區域中。但距離增加也會帶來更嚴格的損耗、延遲與傳輸速率限制。
Ref: IEEE Spectrum / IBM, https://spectrum.ieee.org/ibm-quantum-computer-2668978269
▲ M-Coupler 將多個量子處理器透過連接通道共同工作，使量子計算不再侷限於單一晶片。
Ref: https://www.ibm.com/quantum/blog/ibm-quantum-roadmap-2025
--dec0588c.webp)
▲ 用於IBM Flamingo的L-Copuler 展示了模組化量子處理器與長距離連接的設計方向。
這類架構的重點不只在於增加 Qubit 數量，而是讓多個量子模組能在可同步、可控制的條件下共同運作。
Ref: https://www.ibm.com/quantum/blog/qdc-2024
Ref: https://www.forbes.com/sites/karlfreund/2023/12/04/ibm-launches-quantum-system-two-and-a-roadmap-to-quantum-advantage/
▲ C-, M-, L-Coupler可同時用於擴展量子晶片互聯。
Ref: Forbes (https://www.forbes.com/sites/karlfreund/2023/12/04/ibm-launches-quantum-system-two-and-a-roadmap-to-quantum-advantage/) / IBM
▲ Kookaburra 展示多晶片量子處理器平行化互聯的概念。多個量子晶片透過量子連接共同組成更大的處理單元。
Ref: https://www.ibm.com/quantum/blog/ibm-quantum-roadmap-2025
從這三種互聯可以看出，大型量子電腦的擴展其實有多個層級：第一層是同一晶片內的 Qubit 連通性；第二層是相鄰晶片之間的 chip-to-chip interconnect；第三層是同一製冷機內不同屏蔽罩之間的長距離連結；再往外，才是多台製冷機之間的inter-cryostat quantum link。
在小型量子處理器中，最近鄰耦合通常已足以執行許多基本量子電路。但在QEC校正架構中，情況會變得更複雜。 許多高效率的量子錯誤校正碼，例如 LDPC code， 可能需要 Qubit 之間具備更高的非局域連通性。 如果所有互動都必須透過最近鄰交換完成，則會引入額外的 SWAP gate、 增加電路深度，並累積更多錯誤。
qLDPC 量子糾錯
IBM在2024年展示qLDPC量子糾錯的工作。QEC 量子糾錯碼在實用計算上佔有非常重要地位，如何在最低的開銷下達到最佳的資訊傳輸和糾錯冗餘一直是工程上權衡的課題。 由於量子計算不可測量的特性，讓量子糾錯的難度更高。超導量子位元屬於二維的量子晶片，當前最主流的量子糾錯是表面碼Surface Code。 Surface Code優點是對於connectivity的需求只需要鄰近的Qubit，不需要遠程交互作用，但缺點是Ancilla Qubit的數量隨系統增加同步增加，實用上會增加系統複雜度與錯誤。 IBM在2024年展示了qLDPC (quantum Low-Density Parity Check code)混合Surface Code的量子糾錯運算。 qLDPC需要長程的交互作用，得益於IBM多層晶片製程的佈線/C-Coupler，可以實現較複雜的量子位元間交互聯接性拓樸。
▲ IBM論文中比較傳統的表面碼（Surface Code）與新型且高效的雙二分碼（Bivariate Bicycle Code 簡稱 BB code，屬於qLDPC的一種）。
圖a. 是表面碼 (Surface Code)。
圖b. BB 碼 (Bivariate Bicycle Code)的幾何結構： 它被「嵌入」在一個拓樸環面（Torus，甜甜圈形狀）上，每個量子位元有 6 條線連出去（4 條短程，2 條長程）。
圖c. 混合架構與操作。
傳統表面碼如果要達到同樣的容錯水準，可能需要數千個位元，而 BB 碼只需要一百多個。
Ref: 10.1038/s41586-024-07107-7
▲ 前面所說的BB Code嵌入在拓樸環面的示意圖，由IBM所繪製。
Ref: https://www.ibm.com/quantum/blog/large-scale-ftqc
因此，C-coupler、M-coupler 與 L-coupler 的意義不只是「把晶片接起來」， 而是為未來的錯誤校正邏輯 Qubit 提供更彈性的連通圖。 從這個角度看，量子互聯不只是硬體封裝問題， 也直接影響量子錯誤校正碼、編譯策略與系統架構。
當量子電腦從單一 QPU 走向量子資料中心時， 系統架構會更接近一種 hybrid quantum-classical infrastructure。 在這個架構中，QPU 負責量子態演化與量子測量； classical cluster 負責編譯、排程、最佳化、錯誤解碼與 feedback； runtime system 則負責把量子任務分配到合適的硬體資源。
--351fcadf.webp)
▲ IBM的超算-量子混合計算預想圖。規模化的量子位元計算，將從晶面內互聯、跨晶片互聯、製冷機內跨封裝互聯，將要邁向跨製冷機量子互聯，將在後續做進一步介紹。
(上)Ref: https://spectrum.ieee.org/ibm-quantum-computer-2668978269
(下)Ref: https://www.forbes.com/sites/karlfreund/2023/12/04/ibm-launches-quantum-system-two-and-a-roadmap-to-quantum-advantage/
因此，scalable QPU 的核心並不是單一層級的突破， 而是多個層級共同成熟： 晶片內部需要更好的 Qubit 連通性； 晶片之間需要低損耗的 chip-to-chip quantum interconnect； 製冷機內部需要長距離且相位穩定的量子通道； 多台製冷機之間則需要能夠維持同步與量子相關性的 inter-cryostat link。
從 IBM Quantum 的發展可以看出，C-coupler、M-coupler 與 L-coupler 分別代表不同尺度的量子互聯： 從晶片內非鄰近 Qubit 的連接，到相鄰晶片間的短距離連接， 再到同一製冷機內較長距離的量子連接。 它們共同指出一個重要方向： 量子電腦的未來，不只是更大的晶片，而是更好的量子網路化架構。
教材深挖 4：邁向超大型量子計算：製冷機間量子連結
整合自既有 Insight iHBAR 教材：QC_hardware/W.html
[W13-C5] Cryogenic-to-cryogenic quantum links and data center architecture
當量子處理器的規模繼續放大時，如果單一製冷機無法容納足夠多的量子位元、無法提供足夠的製冷功率，我們能不能將QPU分散在多台製冷機中，並建立跨製冷機的量子連結呢？
這就是「製冷機間量子連結」（inter-cryostat quantum link）的核心問題。它不只是把兩台低溫儀器用普通電纜接起來，而是要在 mK 的低溫環境中，建立一條可以傳送微波光子、量子態或糾纏的通道。
▲ IBM提出的Quantum System Two 模組化量子系統的概念圖。當單一 QPU 或單一低溫系統無法滿足計算規模需求時，未來系統可能透過 classical connection 與 quantum connection 把多個 QPU 模組整合起來。
Ref: https://wccftech.com/ibm-intros-osprey-quantum-processor-over-400-quantum-bits-to-power-quantum-system-two/
為什麼需要製冷機間量子連結？
超導量子位元通常需要在 10–20 mK 左右的低溫環境中操作。 每一個量子位元都需要控制線、讀出線、濾波器、衰減器、隔離器、放大器與校準資源。 當量子位元數量增加時，瓶頸不只是晶片能不能做大，還包括製冷機空間、冷卻功率、低溫佈線密度、 微波串擾、封裝結構與系統校準複雜度。
因此，超大型量子計算的一條重要路線，是把整個量子系統拆成多個較小、可維護、可替換的 QPU 模組。每個模組可以放在自己的製冷機中，再透過量子連結把它們組合成更大的運算系統。這樣的架構類似資料中心中的伺服器叢集。
微波量子通道
對超導量子電路而言，量子位元的典型操作頻率位於微波頻段。 因此，在短距離或中距離的製冷機間連結中，常見研究方向是使用低溫微波通道， 例如低損耗同軸線、波導、低溫 circulator、directional coupler 與可控釋放/吸收微波光子的量子節點。
普通電纜傳送的是大量電子共同形成的古典訊號，只要訊號強度足夠、雜訊可控，資訊就能被可靠傳輸。 但量子連結要傳送的可能是一個單光子波包，或一個由微波光子承載的量子態。 在這種情況下，任何損耗、熱雜訊、反射或相位漂移，都可能直接破壞量子資訊。
| 通道要求 | 物理意義 |
|---|---|
| 低損耗 | 若微波光子在傳輸過程中被吸收，承載的量子態便會遺失。 |
| 低熱雜訊 | 熱光子會污染量子通道，使接收端無法分辨真正的量子訊號與環境雜訊。 |
| 阻抗匹配 | 若通道中存在阻抗不連續，微波光子會反射，降低傳輸與吸收效率。 |
| 相位穩定 | 量子態的相位本身就是資訊的一部分，因此通道長度、溫度與機械振動都可能造成相位雜訊。 |
| 波包整形 | 發射端釋放的 photon wave packet 必須與接收端吸收模式匹配，才能提高量子態轉移效率。 |
| 時間同步 | 兩端 QPU 的控制脈衝、讀出時序與接收窗口必須精準同步。 |
製冷機間量子糾纏
製冷機間量子連結技術從晶片間微波光子傳輸、遠距糾纏產生、低溫微波通道工程一路發展而來。以下整理幾個重要實驗脈絡。
| 年份 | 實驗重點 | 意義 |
|---|---|---|
| 2018 | 利用 microwave photons 進行 deterministic quantum state transfer 與 remote entanglement。 | 證明超導量子電路可以發射、傳輸並吸收承載量子資訊的微波光子，是分散式超導量子計算的重要基礎。 |
| 2020 | ETH Zurich 展示約 5 m 的 microwave quantum link。 | 把微波量子通道從晶片尺度推進到製冷機間尺度，展示跨低溫系統的相干連結可能性。 |
| 2023 | 兩個相距約 30 m 的超導電路透過低溫微波通道建立糾纏並進行 Bell test。 | 顯示巨觀尺度的超導量子電路可以透過工程化微波通道展現非局域量子關聯。 |
▲ 2018 年 Nature 論文展示以 microwave photons 進行 deterministic quantum state transfer
與 remote entanglement。其核心思想是：量子節點可將 qubit 狀態轉換成可傳播的微波光子，
再由另一個節點吸收，完成量子態轉移。
Ref: Deterministic quantum state transfer and remote entanglement using microwave photons, Nature 558, 264–267 (2018), DOI:10.1038/s41586-018-0195-y
▲ ETH Zurich 展示的製冷機間微波量子連結實驗。圖中可見長距離低溫微波通道與兩端的實驗系統。
這類實驗的重點，是在公尺等級距離上維持微波量子態的相干傳輸。
Ref: https://ethz.ch/en/news-and-events/eth-news/news/2020/03/longest-microwave-quantum-link.html
▲ 2023 年 Nature 論文中的 30 m 製冷機間超導電路實驗架構，並成功進行無漏洞的貝爾不等式實驗。兩端超導電路透過長距離低溫微波通道連接，顯示製冷機間量子連結已從概念走向可測試的實驗平台。
Ref: Loophole-free Bell inequality violation with superconducting circuits, Nature 617, 265–270 (2023), DOI:10.1038/s41586-023-05885-0
製冷機間量子連結的硬體組成
一條製冷機間量子連結可以分成三個主要部分：發射端量子節點、低溫傳輸通道、接收端量子節點。 每一部分都需要整合低溫微波工程、量子控制、時間同步。
| 硬體區段 | 可能元件 | 功能解說 |
|---|---|---|
| 發射端量子節點 | Transmon qubit、可調耦合器、讀出/傳輸 resonator | 將本地 qubit 的量子態映射到可傳播的微波光子波包。 |
| 微波釋放控制 | Pulse shaping、parametric coupling、Raman process | 控制光子釋放的時間形狀，使波包能被接收端有效吸收。 |
| 低溫傳輸線 | 同軸線、波導、低損耗超導線路 | 在低熱雜訊與低損耗條件下傳送微波光子。 |
| 非互易元件 | Circulator、isolator、directional coupler | 控制微波訊號方向，減少反射與雜訊回灌。 |
| 接收端量子節點 | 接收 resonator、transmon qubit、可調耦合器 | 將傳來的微波光子重新吸收並轉換回本地 qubit 的量子態。 |
| 同步與校準系統 | AWG、FPGA、時脈分配、相位校準 | 確保兩端脈衝、接收窗口與相位參考一致。 |
▲製冷機間量子連結需要將長距離傳輸線維持在低溫、低損耗、低雜訊的條件下。這使得量子連結不只是量子物理問題，也是低溫工程、微波工程與系統整合問題。ETH Zurich 30 公尺長量子連結通道的內部局部視圖。位於中央的鋁製波導被冷卻至接近絕對零度，用以連接兩個量子電路。
多層銅製屏蔽結構則保護導體，避免其受到熱輻射干擾。 低溫微波通道中的耦合結構，對單光子等級的量子訊號而言，通道幾何、接頭、反射與熱化設計都會影響量子傳輸效率。
Ref: https://ethz.ch/en/news-and-events/eth-news/news/2023/05/entangled-quantum-circuits.html
Photo: ETH Zurich / Daniel Winkler
技術門檻
| 關鍵挑戰 | 說明 |
|---|---|
| 傳輸損耗 | 微波光子在長距離通道中若被吸收或散射，會直接降低量子態轉移 fidelity。 |
| 熱光子雜訊 | 室溫或高溫級的熱輻射若進入通道，會在微波頻段產生假訊號並破壞量子態。 |
| 低溫熱負載 | 長距離金屬線路會導入熱量，必須透過熱沉、材料選擇與多級冷卻降低對 mK 區的負擔。 |
| 相位與時序穩定 | 兩端 QPU 的相位參考與時序必須穩定，否則遠距糾纏與量子閘操作會失真。 |
| 波包匹配 | 發射端與接收端必須精準控制 photon wave packet，使接收端能以高效率吸收。 |
| 非互易元件整合 | Circulator 與 isolator 可隔離反射雜訊，但傳統元件體積大、損耗與磁場需求也會影響可擴展性。 |
| 模組化校準 | 當 QPU 數量增加，每一條量子連結都需要獨立校準耦合強度、頻率、相位與延遲。 |
| 錯誤校正整合 | 未來製冷機間連結若要支援容錯量子計算，必須與 logical qubit、syndrome measurement 與 real-time decoder 整合。 |
從量子連結到量子資料中心
製冷機間量子連結的長期目標，不只是展示兩個節點可以糾纏，而是讓多個 QPU 模組能夠共同執行大型量子演算法。 在這樣的架構中，每台 dilution refrigerator 可以視為一個量子運算節點； 多個節點透過 quantum interconnect 建立糾纏或傳送量子態，再由 classical control system 負責同步、 排程、讀出與錯誤校正。
這代表未來的量子電腦將不再只是「一台儀器」，而更像是一座量子計算建築： 裡面有低溫系統、微波通道、古典超算、控制電子學、即時解碼器與多層軟體堆疊。 超大型量子計算的關鍵，也會從單純增加 qubit 數量，轉向如何讓分散在不同空間位置的量子模組， 在資訊上仍然表現得像同一個可程式化的量子系統。
超算-量子混合運算解決的是「如何讓 QPU 與古典超算協同工作」； 製冷機間量子連結解決的則是「如何讓多個 QPU 在量子層級上彼此連接」。 這兩者合在一起，構成邁向超大型量子計算的完整硬體路線圖。
教材深挖 5：整體系統集成、挑戰與未來展望
整合自既有 Insight iHBAR 教材：QC_hardware/text.html
[W13-C6] System integration pipeline：EM sim → package measurement → control software
Ref: Delft circuit
完整的超導量子電腦至少需包含：氦3極低溫真空環境、冷卻系統、大量的射頻訊號控制與讀取儀器等，故當前的超導量子電腦非常的巨大。此外，一個量子位元至少需要四條線路：
- 控制頻率*1：挑控磁通量的Fluxline。
- 控制狀態*1：Driveline。
- 讀取狀態*2：讀出 line一進一出。
https://arxiv.org/pdf/1612.08208
▲要達到量子計算，需要同時操作許多 Qubit，同時因為糾錯的關係，也需要額外的 Qubit 來進行糾錯。上圖是一個 17 位元的實驗性量子晶片，排列方式是一種稱為 surface code（表面碼）的量子糾錯型態，原形為 Qubit，粉色及紅色是 Data Qubit，天藍色及綠色是 Check Qubit。每個 Qubit 都連接 7 條線（暱稱為 Starmon），其中 4 條為 Qubit 間耦合、1 條 Flux line、1 條 Drive line、1 條 讀出 諧振器。讀出讀出 諧振器 分別併入到三條 feedline。雖然當前的技術可以將多個Qubit的讀出 line整合在一起，透過頻率隔離的技術共用同一條讀出 line（所謂Feedline），但我們還需要考慮控制量子位元間交互作用的Resonator，一個100位元的量子電腦原型就需要400條線路從外部送入，故目前常見的超導量子電腦可以看見大量的線路。
arxiv: 2408.12433
量子位元間交互作用的Resonator/Coupler可以是可調控的，可進一步調控不同Qubit之間的耦合強度，但亦會增加控制電路的複雜度。
IV. 整體系統集成、挑戰與未來展望
構建一台功能強大的超導量子電腦，不僅僅是將各個高性能組件簡單堆砌，更是一個涉及深度系統集成的複雜工程。硬體與軟體之間、各個子系統之間都存在著緊密的相互依賴關係。
A. 硬體與軟體組件間的相互依賴性
量子電腦是一個高度耦合的系統，其任何一部分的特性都會深遠影響其他部分。QPU的特性，如量子位元類型、數量、保真度、連接性以及雜訊水平，直接決定了控制脈衝的設計複雜度、量子糾錯碼的選擇與效率、編譯器優化的策略，乃至於哪些類型的量子演算法在該平台上是可行的 [46, 67, 68, 70]。例如，一個具有特定二維佈局和鄰近連接的QPU可能更適合運行表面碼進行糾錯。
反過來，低溫系統的能力，如總冷卻功率、可用空間和佈線容量，也直接限制了QPU的潛在規模以及控制和讀出電子設備的集成方式 [11, 35]。如果低溫系統無法支持更多量子位元產生的熱量或容納相應的控制線路，那麼即使QPU製造技術有所突破，系統的整體性能也無法提升。
這種相互依賴性意味著量子電腦的發展不能僅僅依靠單個組件的孤立改進，而必須進行整個技術堆疊的協同優化。一個領域的進步（例如，量子位元相干時間的顯著提高）可能會對其他領域提出新的需求或暴露出新的瓶頸（例如，需要更快、更精確的控制和讀出系統，或更複雜的量子糾錯解碼器）。「全棧」(full-stack) 的概念 [68, 70] 本身就強調了這些組件間的緊密聯繫。例如，「物理感知全棧軟體」(Physics-Aware, Full-Stack Software) [70] 的理念，正是要讓軟體層面充分理解和利用底層物理硬體的特性。Cryo-CMOS技術的發展也是一個例證，它試圖將控制電子與低溫系統更緊密地集成起來，以解決佈線和延遲問題 [6, 11]。
B. 構建可擴展超導量子電腦的主要瓶頸
儘管超導量子計算在過去幾年中取得了顯著進展，但要實現大規模、可容錯的量子計算，仍面臨諸多嚴峻瓶頸：
- 量子位元的品質與可擴展性： 這是最核心的挑戰。實現大量具有高相干時間、高閘保真度和高讀出保真度的量子位元，並且能夠以一致的、可重複的方式進行製造，仍然極其困難 [1, 5, 6, 7]。
- 量子糾錯的巨大開銷： 實現一個容錯的邏輯量子位元需要數百甚至數千個物理量子位元，這種巨大的資源冗餘是目前實現容錯計算的最大障礙之一 [6, 63, 64]。
- 大規模佈線與互連的挑戰 (「佈線問題」)： 如何將成千上萬條控制和讀出訊號線路從室溫引入到極低溫的稀釋製冷機內部，同時有效管理由此產生的熱負載、確保訊號完整性並避免串擾，是一個極其棘手的工程難題 [6, 33, 35]。
- 低溫系統的可擴展性： 現有的稀釋製冷機在為未來可能包含數百萬量子位元及其相關控制電子的系統提供足夠的冷卻功率方面面臨挑戰 [11]。
- 高昂的成本： 從QPU的研發和製造，到稀釋製冷機、精密控制與讀出電子設備、特殊低溫線纜的採購，再到整個系統的運行和維護，都耗資巨大，限制了技術的普及和發展速度 [3, 12, 13, 20, 39]。
雖然量子位元的數量經常成為衡量進展的頭條新聞 [2]，但那些看似不那麼「光鮮」的方面，如低溫佈線的密度和熱管理、控制訊號的生成與傳輸質量，以及量子糾錯所需的巨大物理資源開銷，對於實現真正大規模、可容錯的量子計算而言，其瓶頸效應可能同等重要，甚至更為顯著。如果這些支持性組件的發展跟不上量子位元數量的增長，那麼僅僅增加量子位元數量並不能帶來實質性的計算能力提升。
C. 當前趨勢與未來預測
展望未來，超導量子計算領域呈現出以下幾個主要發展趨勢：
- 持續提升量子位元數量與質量： IBM、Google等領先者將繼續致力於開發具有更多量子位元和更高性能（如更長相干時間、更高保真度）的QPU [1, 2, 6]。
- 聚焦錯誤緩解與早期量子糾錯實現： 在NISQ時代，重點是通過先進的錯誤緩解技術使現有嘈雜設備更加實用，同時積極探索和實現初步的量子糾錯方案，為最終實現容錯計算鋪平道路。Google的Willow晶片集成表面碼糾錯 [1] 和SurgeonQ等合作項目 [45] 正是這一趨勢的體現。
- Cryo-CMOS技術的發展： 將部分控制電子集成到低溫環境中，更靠近量子位元，以減少佈線複雜性、降低延遲和熱負載，是提升系統性能和可擴展性的重要方向 。
- 模組化量子架構探索： 為了克服單個晶片在尺寸和複雜性上的限制，研究人員正在探索通過高速互連技術將多個QPU晶片或模組連接起來，構建更大規模的量子計算系統 。
- 混合量子-經典架構的持續主導： 在可預見的未來，特別是在NISQ設備上解決實際問題時，量子計算機將作為協處理器與經典高性能計算機協同工作。因此，針對這種混合架構的硬體和軟體協同設計仍將是關鍵 。
- 量子雲平台的增長： 越來越多的量子硬體資源將通過雲平台提供給用戶，降低了用戶接觸和使用量子計算的門檻，促進了應用探索和生態系統的發展 。
- 國家級戰略投入的持續加強： 美國、中國、歐盟等主要國家和地區將繼續加大對量子計算領域的戰略性投入，支持基礎研究、技術開發和人才培養 。
短期內，量子計算的發展可能會主要集中在通過改進錯誤緩解技術和混合演算法來提升NISQ系統的實用性。而長遠目標則始終是通過穩健的量子糾錯實現大規模的容錯量子計算。架構趨勢方面，一方面是向著更高程度的集成化發展（如Cryo-CMOS），另一方面也可能通過模組化來突破單晶片擴展的物理極限。這些都是在應對當前局限性的同時，為實現量子計算的最終潛力所採取的務實步驟。
V. 結論與主要觀點
構建一台實用的、可擴展的超導量子電腦是一項極其複雜的跨學科系統工程，它融合了量子物理、材料科學、微波工程、低溫工程、軟體工程等多個領域的尖端知識，並且需要巨大的資金投入。從核心的量子處理器 (QPU) 到極端的低溫環境，再到精密的控制與讀出系統、特製的低溫佈線，以及複雜的軟體堆疊，每一個環節都至關重要，且面臨著獨特的技術挑戰。
儘管過去幾年取得了令人鼓舞的進展，例如量子位元數量的增加和相干時間的提升，但通往實用化超導量子計算的道路依然漫長。在硬體層面，量子位元的質量和一致性、大規模佈線的散熱與訊號完整性、以及低溫系統的冷卻能力擴展等問題仍是主要的瓶頸。在軟體層面，開發高效的雜訊感知演算法、構建穩健的量子中間表示和編譯器、以及實現資源開銷可控且能實時運行的量子糾錯協議，都是亟待突破的難關。
這項事業的成功，並非單個組件的突破所能保證，而是依賴於整個複雜系統中所有組成部分的協同進步和整體優化。當前全球範圍內的研發格局，既體現了主要科技強國和領先企業之間的激烈競爭，也反映出在應對這些巨大挑戰時，學術界、產業界和政府之間開展合作的必要性。
最終，能否開發出穩健的量子糾錯方案並成功擴展高質量的量子位元系統，將是決定超導量子計算能否實現其革命性潛力的關鍵所在。這是一場需要持續創新、耐心投入和全球協作的「馬拉松」。
超導電腦部件及其主要廠商（再次更新版）
| 部件類別 | 具體部件/服務 | 主要廠商/機構 (根據提供的HTML內容) |
|---|---|---|
| 量子處理器 (QPU) / 量子晶片 | QPU 標準產品及代工服務 |
|
| QPU 內部開發/研究 (大型集成商/研究機構) |
|
|
| 低溫系統 | 稀釋製冷機 / 低溫製冷系統 |
|
| 控制與讀取電子設備 | 控制電子系統 (專用平台/模塊化系統/脈衝產生器) |
|
| 讀出與測量系統組件 |
|
|
| 特殊導線與接頭 | 低溫導線 (同軸電纜, 柔性線纜, 雙絞線, 光纖硬體/選項) |
|
| 低溫連接器/接頭 (RF接頭, 高密度接頭, 氣密接頭/饋通) |
|
|
| 輔助系統部件 | 真空系統部件 (真空幫浦, 真空計, 閥門等) |
|
| 磁屏蔽與輻射屏蔽 / 低溫探針台 |
|
|
| 完整系統提供商 | 提供完整超導量子計算系統或解決方案 |
|
進階主線：Package 是 Hamiltonian 的一部分
封裝不是晶片完成後才補上的盒子。package cavity、chip mode、connector launch、ground return、bond wire 與 seam loss 都會改變 mode spectrum、Purcell channel、crosstalk 與 coherence。EM simulation 的目的不是得到漂亮 field plot，而是驗證 mode-free band、port isolation、participation 與對製程公差的敏感度。
Scale-up 時，I/O density 與 mixing-chamber heat budget常比單顆 qubit performance 更先限制系統。可能解法包括 3D wiring、interposer、multiplexing、cryo-CMOS／SFQ、modular QPU；每個解法又改變 calibration、repair、yield 與 software abstraction。
六、單元 5：訊號傳遞、佈線限制與熱負載
5.1 Wiring as a Scalability Bottleneck
超導量子電腦的擴展不只是增加 qubit 數量。 每增加一個 qubit，通常也需要增加控制、讀出、偏壓與校準所需的線路資源。 這些線路會佔據 dilution refrigerator 內部空間、增加熱負載、引入串擾， 並提高封裝與控制電子學的複雜度。
因此，wiring 是超導量子電腦可擴展性的主要瓶頸之一。 大規模系統需要在獨立控制能力、線路數量、熱負載與訊號完整性之間取得平衡。
5.2 Types of Wiring
| 線路類型 | 用途 | 主要挑戰 |
|---|---|---|
| Microwave Drive Line | single-qubit control | 串擾、反射、帶外激發、熱雜訊 |
| Flux Bias Line | tunable qubit 或 tunable coupler 控制 | flux noise、脈衝失真、磁通串擾 |
| Readout Feedline | 多 qubit 讀出訊號傳輸 | multiplexing、放大器飽和、readout crosstalk |
| DC Bias Line | 偏壓控制或特殊元件操作 | 低頻雜訊、濾波、熱化 |
| Pump Line | parametric amplifier 或 parametric gate 驅動 | pump leakage、強訊號串擾、熱負載 |
5.3 Thermal Budget
Dilution refrigerator 的每個溫度級都有有限的 cooling power。 特別是 mixing chamber 的冷卻功率通常非常有限， 因此線路數量、元件耗散與光子熱負載都必須嚴格管理。
熱負載來源包含：
- coaxial cables 的熱傳導。
- attenuators 吸收微波功率所產生的熱。
- filters、circulators、isolators 的插入損耗。
- 低溫放大器與主動元件的功率耗散。
- 封裝與機械支撐結構的熱傳導。
- 紅外輻射或黑體輻射沿線路進入低溫端。
5.4 Signal Integrity
訊號完整性是量子控制與讀出品質的核心。 在微波系統中，阻抗不匹配、反射、standing waves、cross coupling、mode conversion 與 connector imperfections 都可能改變控制脈衝或讀出訊號。
常見 signal integrity 問題
| 問題 | 原因 | 影響 |
|---|---|---|
| Reflection | 阻抗不匹配或 connector discontinuity | 造成 pulse distortion 與 ringing |
| Standing Wave | 多重反射干涉 | 造成頻率依賴的振幅與相位誤差 |
| Crosstalk | 鄰近線路或封裝模式耦合 | 非目標 qubit 被驅動或讀出污染 |
| Insertion Loss | 線材、元件與接頭損耗 | 降低控制功率或讀出 SNR |
| Dispersion | 頻率依賴相速度與群延遲 | 造成脈衝形狀改變 |
5.5 Scaling Strategies
為了擴展到更多 qubits，系統設計需要降低每個 qubit 所需線路數量， 並提高低溫與室溫資源的共享程度。
- Frequency multiplexing：多個 readout resonators 共享一條 feedline。
- Control multiplexing：使用選擇性頻率控制多個 qubits。
- Cryo-CMOS control：將部分控制電子學移到低溫端以降低線路需求。
- 3D integration：使用 interposer、through-silicon vias 或 bump bonds 增加連接密度。
- Modular architecture：將量子處理器分成多個模組，再透過互連架構整合。
核心觀念
大規模量子電腦的挑戰不只是「如何做更多 qubits」， 而是「如何在有限低溫功率、有限線路密度與有限訊號完整性下，可靠地控制與讀出更多 qubits」。
七、單元 6：晶片封裝、電磁模擬與微波設計
6.1 Why Packaging Matters
在超導量子電腦中，封裝不是單純保護晶片的外殼。 封裝會決定晶片與外部世界的微波連接、接地品質、寄生模態、熱化效果、 磁屏蔽與機械穩定性。錯誤的封裝設計可能引入 package modes、slotline modes、 unwanted coupling 或額外 loss，進而降低 qubit coherence 與 gate fidelity。
6.2 Chip Package Components
| 封裝元件 | 功能 | 設計考量 |
|---|---|---|
| Sample Box | 固定晶片並提供屏蔽環境 | 材料導熱性、超導性、腔體模態 |
| Wirebond | 連接晶片 pad 與封裝 PCB | 寄生電感、接地連續性、機械可靠性 |
| PCB / Carrier | 提供微波與 DC 連接 | 介電損耗、阻抗控制、熱收縮 |
| Connector | 連接同軸線與封裝 | 阻抗匹配、低溫可靠性、反射 |
| Shielding | 阻擋磁場、紅外輻射與電磁干擾 | 材料選擇、接地、熱化 |
6.3 Electromagnetic Modes
封裝與晶片共同形成三維電磁環境。 若 package cavity mode 或 substrate mode 的頻率接近 qubit、resonator 或 control frequency， 可能造成額外損耗、頻率漂移或遠距離 crosstalk。
常見需要避免的模式包括：
- Package cavity modes。
- Slotline modes。
- Substrate modes。
- Box modes。
- Feedline parasitic resonances。
- Connector-induced resonances。
6.4 Electromagnetic Simulation
Electromagnetic simulation 是量子晶片與封裝設計的重要工具。 透過有限元素法或微波模擬，可以預測電容、耦合強度、resonator frequency、 participation ratio、radiation loss 與 package modes。
常見模擬目標
| 模擬目標 | 物理量 | 設計用途 |
|---|---|---|
| Capacitance Extraction | \(C_\Sigma\)、coupling capacitance | 決定 \(E_C\)、qubit frequency 與 coupling strength |
| Mode Simulation | resonator modes、package modes | 避免 unwanted resonances |
| Participation Ratio | 電場在介面與材料中的分佈 | 估計 dielectric loss 與 coherence limit |
| Impedance Matching | \(S_{11}\)、\(S_{21}\) | 降低反射並提升訊號完整性 |
| Crosstalk Analysis | 線路間耦合與場分佈 | 降低非目標 qubit 驅動與讀出污染 |
6.5 Microwave Design Rules
超導量子晶片中的微波設計需要同時考慮量子電路參數與傳輸線工程。 例如 coplanar waveguide 的線寬、間距與接地結構決定 characteristic impedance； resonator 長度決定共振頻率；coupling capacitor 決定 readout coupling rate； ground plane 與 air bridges 影響 slotline suppression。
- 維持 50-ohm impedance matching，降低反射。
- 避免 abrupt discontinuities，減少 microwave scattering。
- 使用 air bridges 或 wirebonds 連接 ground planes，抑制 slotline modes。
- 控制 resonator linewidth \(\kappa\)，平衡 readout speed 與 Purcell loss。
- 避免 control lines 與 qubit electric field 過強耦合造成額外 \(T_1\) loss。
- 使用 EM simulation 檢查封裝與晶片共同模態。
學習檢核
- 為什麼量子晶片封裝會影響 qubit coherence？
- Package mode 與 slotline mode 可能造成哪些問題？
- Electromagnetic simulation 在超導量子晶片設計中扮演什麼角色？
- 為什麼 50-ohm impedance matching 對微波控制與讀出很重要？
八、單元 7：系統整合與量子電腦開發流程
7.1 Quantum Computer Development Pipeline
超導量子電腦的開發通常是一個反覆迭代的流程。 從元件設計到晶片製作、封裝、低溫測試、校準、benchmarking 與系統最佳化， 每個階段都會回饋到下一代設計。
- Device Design：設計 qubit、resonator、coupler 與 layout。
- EM Simulation：模擬電容、模式、耦合與封裝效應。
- Fabrication：製作薄膜、Josephson junction、蝕刻與金屬化結構。
- Packaging：將晶片安裝到 sample box 或 interposer。
- Cryogenic Integration：將封裝連接到 dilution refrigerator wiring。
- Bring-Up：量測 resonators、qubit spectra、coherence 與基本控制。
- Calibration：校準 single-qubit gates、two-qubit gates 與 readout。
- Benchmarking：執行 RB、QEC cycle、system-level metrics。
- Diagnosis：分析 error sources、crosstalk、leakage 與 frequency collision。
- Iteration：回饋到下一輪晶片、封裝與系統設計。
7.2 System-Level Optimization
系統最佳化不是單一參數最佳化，而是多目標、多限制條件下的平衡。 例如，提高 readout power 可以改善 SNR，但也可能造成 measurement-induced dephasing； 增加 coupling strength 可以加快 two-qubit gates，但可能提高 residual ZZ 與 crosstalk； 加強濾波可以降低雜訊，但可能使 pulse distortion 更嚴重。
| 最佳化目標 | 希望改善的量 | 可能代價 |
|---|---|---|
| 提高 coherence | \(T_1\)、\(T_2\)、低雜訊環境 | 可能降低控制與讀出耦合 |
| 提高 gate speed | 較短 gate time | 可能增加 leakage 與 pulse distortion |
| 提高 readout fidelity | 較高 SNR 與 assignment fidelity | 可能增加 Purcell loss 與 readout crosstalk |
| 提高 scalability | 更多 qubits 與更高 wiring density | 增加熱負載、封裝複雜度與校準成本 |
| 降低 crosstalk | 更高操作獨立性 | 可能需要更大晶片面積或更複雜封裝 |
7.3 Automation and Control Software
隨著 qubit 數量增加，手動校準變得不可行。 大規模量子電腦需要自動化校準與控制軟體，將高層量子程式轉換成硬體可執行的 pulse schedule， 並根據量測結果自動更新系統參數。
典型控制軟體需要處理：
- Pulse scheduling and timing alignment。
- Qubit frequency tracking。
- Automatic Rabi、Ramsey、\(T_1\)、\(T_2\) calibration。
- Two-qubit gate optimization。
- Readout threshold and classifier update。
- Crosstalk matrix measurement and compensation。
- Drift monitoring and recalibration triggers。
- QEC syndrome collection and decoder interface。
7.4 Toward Fault-Tolerant System Architecture
若要實現 fault-tolerant quantum computing，完整系統必須支援重複且穩定的 QEC cycles。 這代表硬體不只要執行高 fidelity gates，也必須能夠進行快速讀出、快速 reset、 低延遲 classical processing 與長時間穩定運作。
Fault-tolerant system architecture 的需求
- 高保真度 single-qubit 與 two-qubit gates。
- 高 fidelity、低延遲的 ancilla readout。
- 快速 qubit reset 或 active reset。
- 支援 surface-code cycle 的規則化晶片布局。
- 低 leakage 與 leakage management。
- 低延遲 classical decoder 與 Pauli frame update。
- 可長時間維持穩定校準狀態的自動化系統。
核心觀念
Fault-tolerant quantum computer 不是單靠更好的 qubit 就能完成。 它需要晶片、封裝、低溫、微波、控制電子學、讀出、校準、解碼與軟體架構的共同成熟。
課堂整合與驗收
研討問題：為 100-qubit 模組做 package/wiring architecture review：列出 mode、heat、I/O、crosstalk、assembly、test 與 serviceability 的驗收項。
完成條件：學生必須留下可檢查的推導、關係圖、比較表或 architecture decision，並能說明其物理假設與工程代價。
核心與延伸閱讀
- Microwave Package Design for Superconducting Quantum ProcessorsS. Huang et al., PRX Quantum 2, 020306 (2021).package mode、材料、port 與 simultaneous control fidelity。
- Engineering Cryogenic Setups for 100-Qubit Scale Superconducting Circuit SystemsS. Krinner et al., EPJ Quantum Technology 6, 2 (2019).drive、flux、output lines 的熱負載與工程設計。
- Analog/Mixed-Signal Integrated Circuits for Quantum ComputingJ. C. Bardin, IEEE BCICTS (2020).百萬通道尺度下的控制電子與 cryogenic electronics 問題。
- Black-box Superconducting Circuit QuantizationS. E. Nigg et al., Physical Review Letters 108, 240502 (2012).把分佈式電磁環境與 Josephson 非線性轉成有效 Hamiltonian。
王培儒