超導量子電腦架構

這一週不是再複習一次量子資訊導論，而是建立整門課後續會反覆使用的跨層語言。學生最後必須能沿著同一個問題往下追：我們想計算哪一個函數？這個函數如何嵌入可逆映射？可逆映射如何表示為 unitary circuit？unitary 又如何由實際的時間相依 Hamiltonian、控制波形與量測鏈實現？如果其中任何一層被省略，就容易把「抽象演算法可以寫出來」誤認成「硬體已經能可靠執行」。

以下保留 Landauer principle、Bennett reversible computation 與 adiabatic model 作為延伸備課材料；表定主線只沿六個核心問題建立 algorithm → unitary → Hamiltonian → control → measurement 的接口，不要求在第一週完整講完所有計算模型。

一、開場診斷：計算不是漂浮在物理世界之外的符號

先寫下一個看似單純的運算：輸入兩個 bit，輸出它們的 AND，亦即 \(f(a,b)=a\land b\)。在數學上，這只是一張四列的 truth table；在程式中，它可能只是一個 operator；但在真實裝置裡，我們還必須指定輸入由什麼自由度承載、系統如何演化、輸出在哪個時間被讀出、熱與雜訊流向哪裡，以及相同操作能否在有限誤差下重複執行。

因此「計算」至少同時包含三種問題。第一，語義問題：什麼輸入應對應到什麼輸出？第二，表示問題：我們用 bit、qubit、register、circuit 或 Hamiltonian 的哪一種形式編碼？第三，實現問題：哪個物理系統與控制程序真的產生所需轉換？這三層可以互相對應，但不能直接畫上等號。

二、表示、轉換與物理實現：四種計算描述不能混在一起

2.1 Boolean map：只規定輸入與輸出

一個 Boolean function 是 \(f:\{0,1\}^n\to\{0,1\}^m\)。它告訴我們哪些 bit string 對應到哪些輸出，卻沒有規定計算順序、暫存空間、能耗或硬體。例如 \(f(a,b)=a\land b\) 的 truth table 是：

若定義域與值域大小相同，有限集合上的可逆函數必須是一個 permutation：每個輸入只有一個輸出，每個輸出也只有一個前像。NOT 是兩個狀態的交換，因此可逆；AND、OR、NAND 則丟失了輸入資訊，因此不是 permutation。

2.2 Reversible circuit：保留足夠資訊，使映射成為一對一

CNOT 的作用是 \((a,b)\mapsto(a,a\oplus b)\)。因為再作用一次 CNOT 就回到原輸入，所以 \( \mathrm{CNOT}^{-1}=\mathrm{CNOT}\)。Toffoli gate 則為：

\[ T(a,b,c)=(a,b,c\oplus ab). \]

當第三個 bit 初始化為 \(c=0\)，輸出第三位正是 \(ab\)，但 \(a,b\) 沒有被刪除。因此 Toffoli 不是「直接把兩個輸入壓成一個 AND」，而是在更大的狀態空間中保存輸入，將 AND 寫進 target bit。這個額外空間不是形式上的裝飾，而是可逆化的代價。

2.3 Unitary circuit：把 permutation 延伸到複振幅的線性空間

古典 reversible gate 對 computational basis 做 permutation；量子 gate 則必須對任意 superposition 線性作用並保持內積。若 \(U^\dagger U=I\)，則對任何 \(\ket{\psi},\ket{\phi}\)：

\[ \langle U\psi\vert U\phi\rangle =\langle\psi\vert U^\dagger U\vert\phi\rangle =\langle\psi\vert\phi\rangle. \]

因此 norm、正交性與可區分性都被保存。若兩個正交輸入被送到完全相同的輸出，輸出內積會由 0 變成 1，違反 unitary 的內積保存。這就是 many-to-one Boolean gate 不能直接當量子閘的精確理由。

2.4 Hamiltonian evolution：unitary 還必須能被裝置產生

抽象 circuit 把演化切成 \(U=G_m\cdots G_2G_1\)；真實封閉系統則由 Schrödinger equation 決定：

\[ i\hbar\frac{d}{dt}\ket{\psi(t)}=H(t)\ket{\psi(t)}, \qquad U(t)=\mathcal T\exp\!\left[-\frac{i}{\hbar}\int_0^tH(\tau)d\tau\right]. \]

指定 \(U\) 並不等於已經指定 \(H(t)\)。同一個 logical gate 可以由不同 pulse shape、frame、coupling mechanism 與 duration 實現；它們有不同的 leakage、decoherence、crosstalk 與 calibration burden。後續課程談 transmon、microwave control 與 readout 時，都會回到這個差異。

2.5 可逆化之後，資源問題才真正開始

把不可逆函數寫成 \(U_f\) 只證明「存在一個可逆表示」，沒有說它很便宜。設一個古典程式包含許多中間變數 \(g_1(x),g_2(x),\ldots\)。最直觀的可逆模擬會保留每一步 history，空間需求可能隨步數增加；若頻繁 uncompute，可以回收 ancilla，卻會增加 circuit depth。於是至少出現一個 space–time trade-off：保留更多工作 register 可減少重算，積極清理 register 則節省 qubit 但需要額外 gate。

在 fault-tolerant quantum computing 中，這個 trade-off 又會被放大。logical qubit 不是一顆 physical qubit；非 Clifford operation 的成本也可能遠高於 Clifford gate。因此「兩個演算法都有 polynomial complexity」不足以判斷哪一個能先實作。實際 resource estimate 必須追蹤 logical qubit、T count、T depth、connectivity、error-correction cycle 與允許失敗率。這門硬體課不會在第一週完成 fault-tolerant costing，但從現在開始就不把 ancilla 與抽象 gate 當成免費符號。

三、從資訊抹除到可逆計算：Landauer 與 Bennett 解決的是不同問題

3.1 為什麼 reset 是關鍵，而不是某一種 transistor 特別耗電

考慮一個記憶體 bit，初始時 0 與 1 各以二分之一機率出現。對這個 ensemble 而言，Shannon entropy 為：

\[ H(X)=-\sum_xp(x)\log_2p(x) =-\frac12\log_2\frac12-\frac12\log_2\frac12 =1\ \text{bit}. \]

執行 RESET-TO-0 後，兩種初始狀態都進入 0，輸出分布變成 \(p(0)=1,p(1)=0\)，資訊熵降為 0。對 memory subsystem 而言，我們丟失了一 bit 的資訊。如果整體遵守第二定律，這個 entropy reduction 不可能無代價地消失；在準靜態、等溫且理想化的極限中，環境至少必須得到：

\[ \Delta S_{\mathrm{env}}\ge k_B\ln 2, \qquad Q_{\min}=T\Delta S_{\mathrm{env}}\ge k_BT\ln2. \]

這個下界不等於「每一次邏輯閘必然耗散恰好 \(k_BT\ln2\)」。真實 CMOS switching energy 通常遠高於此；可逆邏輯也仍可能因有限速度、阻尼、漏電與控制失誤而耗能。Landauer principle 指向的是更精確的命題：邏輯上不可逆的資訊抹除，具有無法藉由單純改善工程效率而消失的最低熱力學代價。

3.2 Logical reversibility 不等於 thermodynamic reversibility

logical reversibility 問的是：給定輸出，是否能唯一找回輸入？thermodynamic reversibility 問的是：整個實際過程能否在趨近準靜態的極限中，使總 entropy production 趨近零？前者是一個 mapping property，後者是 trajectory 與 dissipation property。一個可逆 truth table 如果被快速、強阻尼地切換，仍然可以高度耗能；反過來，一個工程上非常省電的不可逆 gate，仍不會消除 reset 的理論下界。

這個區分對量子硬體尤其重要。封閉系統的 Schrödinger evolution 是 unitary，但實驗裝置必須初始化、量測、重置、做 classical feedback，並持續與環境交換能量。說「量子演化可逆」不能直接推出「整台量子電腦沒有耗散」。

3.3 非均勻 bit 的抹除成本：不是永遠恰好一個 bit

若 memory 為 1 的機率是 \(p\)，為 0 的機率是 \(1-p\)，初始 Shannon entropy 是 binary entropy：

\[ H_2(p)=-p\log_2p-(1-p)\log_2(1-p). \]

理想 reset 後 entropy 為零，因此最低環境 entropy increase 對應 \(k_B\ln2\,H_2(p)\)。當 \(p=1/2\) 時回到 \(k_B\ln2\)；當 \(p\to0\) 或 \(1\) 時，ensemble 原本幾乎已知，理論下界也趨近零。這提醒我們：Landauer cost 與被丟棄的資訊量有關，而不是看到一個電路符號就機械地乘上固定常數。

同樣地，若 reset protocol 知道輸入分布，可設計偏壓能景以接近較低的平均 work；若控制者不知道 individual microstate，仍必須對 ensemble 做帳。這裡的關鍵角色是 logical information 與 thermodynamic entropy 的連接條件，而不是把 Shannon entropy 與熱力學 entropy 在任何情況下直接視為同一個量。

3.4 Bennett 的 compute–copy–uncompute

若直接執行一串古典計算並覆寫中間 register，舊資訊會被丟棄。Bennett 的核心方法是先把每一步改寫成可逆演化、暫時保存 history，得到結果後將結果複製到乾淨 register，最後反向執行原計算，把工作空間恢復到初始狀態：

1. Compute：\((x,0,0)\mapsto(x,g(x),f(x))\)。
2. Copy：\((x,g,f,0)\mapsto(x,g,f,f)\)。古典 basis state 可以用 CNOT 複製；這不是複製未知量子態。
3. Uncompute：對前三個 register 施作 \(U_f^{-1}\)，得到 \((x,0,0,f(x))\)。

最後只有需要的輸入與輸出被保留，暫存 garbage 回到標準狀態，因而可以重複使用。代價是額外空間、額外 circuit depth，以及必須有足夠精確的 inverse operation。這套思想至今仍是量子演算法設計的基本語法：oracle、ancilla 與 arithmetic circuit 如果不做 uncomputation，garbage 會和答案糾纏，破壞後續 interference。

休息與黑板保留

黑板保留 \(f(x)\to U_f\to G_i\to H(t)\) 與 compute–copy–uncompute。休息後不重新從基本名詞開始，而是直接問：既然 unitary 只能一對一演化，measurement 為什麼看起來會產生 many-to-one 的 classical outcome？

四、Unitary、measurement、gate model 與 adiabatic model 的接口

4.1 封閉系統的演化為何可逆

若 \(H(t)=H^\dagger(t)\)，由 Schrödinger equation 產生的 \(U(t)\) 滿足 \(U^\dagger U=I\)。對時間無關 Hamiltonian，\(U(t)=e^{-iHt/\hbar}\)，其 inverse 是 \(U(-t)=U^\dagger(t)\)。這個數學性質意味著完整 pure state 的資訊保留在複振幅中；它不保證我們在實驗中知道這些振幅，也不保證環境沒有帶走相位資訊。

以單量子位元為例，若控制 Hamiltonian 為：

\[ H=\frac{\hbar\Omega}{2}\sigma_x, \qquad U(t)=\cos\frac{\Omega t}{2}I-i\sin\frac{\Omega t}{2}\sigma_x. \]

取 \(t=\pi/\Omega\)，得到 \(U=-i\sigma_x\)，忽略 global phase 即為 \(X\) gate。這個推導把抽象的 \(X\) 與一個可操作參數 \(\Omega t\) 接起來。若 pulse area 不是 \(\pi\)、drive detuning 不為零，或有其他 level 參與，實際 \(U\) 就偏離理想 gate。

4.2 Measurement 不是「另一個普通 unitary gate」

projective measurement 以 projector \(\{P_m\}\) 描述。對 density matrix \(\rho\)，得到 outcome \(m\) 的機率與條件態為：

\[ p(m)=\operatorname{Tr}(P_m\rho),\qquad \rho_m=\frac{P_m\rho P_m}{p(m)}. \]

若忽略 measurement record，系統的 non-selective state 變成 \(\rho'=\sum_mP_m\rho P_m\)。這是一個 completely positive trace-preserving map，通常不是 system Hilbert space 上的 unitary。以 \(\ket{+}=(\ket{0}+\ket{1})/\sqrt2\) 做 \(Z\)-basis measurement 並忘記結果，原本含 off-diagonal coherence 的 pure state 會變成：

\[ \rho'=\frac12\ket{0}\bra{0}+\frac12\ket{1}\bra{1}. \]

然而，把 system、apparatus 與 environment 合併成更大的封閉系統，量測 interaction 仍可先由 unitary entanglement 描述，例如 \(\ket{0}\ket{A_0}\to\ket{0}\ket{A_0'}\)、\(\ket{1}\ket{A_0}\to\ket{1}\ket{A_1'}\)。看似不可逆的部分來自我們只保留 subsystem、讀出 classical record，或忽略 environment。這與前半堂「擴大狀態空間才能保存資訊」形成直接呼應。

4.3 Gate model：離散指令背後仍是連續時間演化

gate model 以 register、gate sequence 與 measurement 組織演算法。Universal gate set 的意思是任意目標 unitary 可以在所需精度下由有限 gate set 近似，不代表硬體只需要一種元件。以超導平台而言，single-qubit rotations、two-qubit entangling interaction、virtual frame update、readout 與 reset 具有完全不同的 control path。

從 compilation 角度，logical circuit 會先分解成 native gate set；從 control 角度，每一個 native gate 再被翻譯成 flux 或 microwave waveform。可用一個概念式表示：

\[ H(t;\theta) =H_0+\sum_k u_k(t;\theta)H_k, \]

其中 \(H_0\) 是 drift Hamiltonian，\(H_k\) 是可控制耦合，\(u_k(t)\) 是波形，\(\theta\) 包含 amplitude、phase、frequency、duration 與 envelope。校準問題就是調整 \(\theta\)，讓實際 propagator \(U(\theta)\) 接近目標 gate，同時抑制 leakage、crosstalk 與 sensitivity。

4.4 Adiabatic computation：用 ground-state path 表示計算

另一種描述不是依序下 gate，而是設計一族 Hamiltonian：

\[ H(s)=(1-s)H_{\mathrm{init}}+sH_{\mathrm{problem}}, \qquad s=t/T\in[0,1]. \]

系統先準備在 \(H_{\mathrm{init}}\) 的容易取得 ground state。若演化足夠慢，且沿途與 excited state 之間維持非零 spectral gap，理想情況下最終態會接近 \(H_{\mathrm{problem}}\) 的 ground state。粗略地說，所需時間對最小 gap \(\Delta_{\min}\) 非常敏感；常見 adiabatic condition 具有：

\[ T\gg \max_s\frac{ \left\ket{\langle1(s)\vert\partial_sH\vert0(s)}\right| }{\Delta(s)^2}. \]

這不是一條不含假設的萬用等式，而是提醒工程設計：問題不只在終點 Hamiltonian，還包括整條 path、minimum gap、initialization、thermal excitation 與 control schedule。若 gap 隨系統大小快速縮小，單純「慢慢演化」可能需要不可接受的時間。

4.5 計算能力等價，不代表工程成本等價

Aharonov 等人的結果說明 standard circuit model 與 adiabatic quantum computation 在適當條件下可做 polynomial simulation。這是 computational model 層級的等價；它不表示兩種裝置在 coherence demand、coupler topology、control bandwidth、temperature、calibration 或 noise susceptibility 上相同。

因此，研究 computation model 時要問「哪些問題可有效計算」；研究 hardware architecture 時則要問「要暴露哪些控制自由度，才能在有限雜訊與資源下實現那個模型」。兩個問題相連，但評估指標不同。

五、完整案例：把 \(f(a,b)=ab\) 從邏輯需求一路落到超導硬體

前四段分別建立了函數、可逆化、unitary 與 Hamiltonian 的語言。現在把這些層次串成同一條工程鏈。案例故意選擇最簡單的 AND，不是因為真正量子演算法只做 AND，而是因為它足以暴露每一層新增的問題；若連這個三量子位元案例都無法清楚跨層描述，更大的演算法只會把接口問題藏在更多 gate 後面。

5.1 Requirement layer：先說清楚要保留什麼輸出

原始需求是給定兩個 classical input bit \(a,b\)，計算 \(ab\)。若只寫 \(f:\{0,1\}^2\to\{0,1\}\)，輸出只有一個 bit，這個 map 本身不可逆。量子版本先改寫為：

\[ U_f\ket{a,b,y} =\ket{a,b,y\oplus ab}. \]

當 \(y=0\) 時，第三個 register 取得答案；當 \(y=1\) 時，第三位取得答案的反值。保留 \(a,b\) 並使用 XOR，不是多餘形式，而是讓八個 computational basis states 被一對一排列。此時 \(U_f\) 正是 Toffoli gate，其 matrix 是一個 \(8\times8\) permutation matrix，因此自然也是 unitary。

5.2 Circuit layer：Toffoli 不是硬體上的單一按鈕

在抽象 circuit diagram 裡，可以畫一個 CCX 符號；但多數平台的 native instruction 不包含理想三體 interaction。compiler 必須把它分解成單量子位元 rotation 與雙量子位元 entangling gate。常見 exact decomposition 可用 Hadamard、\(T=R_z(\pi/4)\)、\(T^\dagger\) 與多個 CNOT 組成；若只要求特定 relative phase，則可能採用較短的 relative-phase Toffoli。兩者 truth table 在 computational basis 上可能看起來相同，但對 superposition 的 phase action 不同，不能只用 classical truth table 驗收。

因此 compiler 需要知道下游用途。如果 CCX 後立刻 measurement，某些 phase freedom 也許可以利用；若 CCX 位於 interference circuit 中，未追蹤的 relative phase 會直接改變答案。這是「語義相似」與「完整 unitary 等價」的差別。

假設晶片的 native set 是 virtual \(R_z(\theta)\)、microwave \(X_{\pi/2}\) 與一種 calibrated \(CZ\)，編譯鏈可以概念化為：

\[ \mathrm{CCX} \longrightarrow \{H,T,T^\dagger,\mathrm{CNOT}\} \longrightarrow \{R_z(\theta),X_{\pi/2},CZ\} \longrightarrow \{u_k(t)\}. \]

第二個箭頭使用例如 \(\mathrm{CNOT}_{c,t}=H_tCZ_{c,t}H_t\) 的 basis conversion；\(H\) 又可以由 \(R_z\) 與 \(X_{\pi/2}\) 組成。實際 compiler 還會根據 coupling graph 插入 routing、合併相鄰 rotations、消除互逆 gate，並考慮 pulse-level schedule。因而 logical depth、native two-qubit depth 與 wall-clock duration 是三個不同數量。

5.3 Device model：把 qubit 與 coupling 寫進 Hamiltonian

對兩個弱 anharmonic transmon，可用截斷 Duffing oscillator 模型描述：

\[ \frac{H_0}{\hbar} =\sum_{i=1}^{2} \left[ \omega_i b_i^\dagger b_i +\frac{\alpha_i}{2}b_i^{\dagger2}b_i^2 \right] +g\left(b_1^\dagger b_2+b_1b_2^\dagger\right). \]

其中 \(\omega_i\) 是 qubit transition frequency，\(\alpha_i<0\) 是 anharmonicity，\(g\) 是 exchange coupling。若只把每個 transmon 當完美 two-level system，會漏掉 \(\ket{2}\) 等 leakage channel；但若保留太多 level，simulation cost 又迅速增加。model order 本身就是工程取捨。

單量子位元 microwave drive 可寫為：

\[ \frac{H_d(t)}{\hbar} =\Omega(t)\cos(\omega_dt+\phi) \left(b+b^\dagger\right). \]

在 rotating frame 與 rotating-wave approximation 下，resonant drive 的 amplitude、phase 與 duration 決定 Bloch sphere rotation axis 與 angle。理想 \(X_{\pi/2}\) 需要校準 pulse area；太短可能因頻譜展寬而 leakage，太長則增加 decoherence exposure。兩量子位元 \(CZ\) 的實現依裝置架構而異，可能透過 flux tuning 接近 avoided crossing、可調 coupler，或其他 conditional-phase mechanism；不能只由「需要 CZ」推定唯一波形。

5.4 Control、calibration 與 readout：真正的輸出不是 ket，而是資料

control electronics 將 gate schedule 轉成 digital waveform，再由 DAC、mixer、cable 與 cryogenic chain 送到 chip。到達 qubit 的波形不等於 AWG 檔案：頻率響應、delay、attenuation、reflection 與 crosstalk 都會改變它。calibration 的工作是由量測資料反推並更新 amplitude、frequency、phase、duration 與 compensation parameter，而不是一次算完後永久固定。

執行 circuit 後，readout resonator 的 response 經 amplification 與 down-conversion 形成 IQ trajectory；integration kernel 將時間序列壓成一個 IQ point，classifier 再把它判成 0 或 1。以三量子位元 Toffoli 為例，最終 classical dataset 是不同輸入與 repeated shots 下的 bit-string counts，而不是直接看見 \(\ket{a,b,y\oplus ab}\)。驗收至少包括：

1. 對八個 basis inputs 建立 conditional probability \(P(z_{\mathrm{out}}\mid z_{\mathrm{in}})\)。
2. 將 readout assignment error 與 gate error 分開估計，避免把 classifier 問題全算成 CCX error。
3. 用 superposition input 或 process-oriented test 檢查 phase action，因為 truth table 看不見 relative phase。
4. 重複跨時間量測，判斷 calibration drift，而不是只報一次最佳結果。

5.5 建立一張可執行的驗證階梯

直接跑完整 CCX 後看到錯誤，定位空間太大。工程上應讓驗證由小到大，每一層先建立獨立 evidence。第一層確認 qubit spectrum、anharmonicity、\(T_1/T_2\) 與 readout assignment；第二層校準單量子位元 amplitude、DRAG parameter 與 phase；第三層校準每條需要的 two-qubit edge；第四層測 simultaneous operation 與 crosstalk；第五層才執行 compiled CCX。若前一層沒有可信 baseline，後一層的失敗不能被唯一歸因。

每一層的測試也應區分三種時間尺度：單次 pulse 內的 coherent dynamics、數分鐘到數小時的 calibration drift，以及跨日的 device state change。某個 circuit 在一百次 shots 中成功，最多證明當下可以產生輸出；要成為可重複使用的 system capability，還要知道多久需要 recalibration、失敗能否被自動偵測，以及校準是否能在沒有人工挑圖的情況下重新收斂。

六、收束：用同一張矩陣讀完整門課

這一週的目的不是讓學生背完 reversible computing 的歷史，而是建立一張之後十六週都能反覆定位的矩陣。遇到任何量子技術主張，都先問它處理的是哪一層、假設了哪些接口，以及代價被移到哪裡。

課後銜接

下一週開始進入 superconducting circuit。學生應帶著本週的接口問題閱讀：Josephson junction 不是「天然的 qubit gate」，而是提供 nonlinearity；從 junction 與 capacitor 得到量子化 Hamiltonian 後，還要選擇工作能階、耦合方式、drive operator、readout channel 與 calibration procedure。本週建立的 logical-to-physical chain，會在後面每個器件主題重新具體化。

延伸閱讀與原始來源

• R. Landauer, Irreversibility and Heat Generation in the Computing Process：資訊抹除與熱力學代價的原始論述。
• C. H. Bennett, Logical Reversibility of Computation：可逆模擬與 history cleanup 的經典來源。
• D. Aharonov et al., Adiabatic Quantum Computation is Equivalent to Standard Quantum Computation：理解模型等價的範圍與前提。
• M. A. Nielsen and I. L. Chuang, Quantum Computation and Quantum Information：reversible circuit、unitary、measurement 與 circuit model 的系統性背景。