量子演算與應用

Cryo-CMOS

Cryo-CMOS（低溫互補式金氧半導體）

技術原理與背景

Cryo-CMOS 指的是在極低溫下運行的CMOS電路技術。互補式金氧半導體（CMOS）是現代數位和類比電子電路的基石，而當我們將CMOS工作溫度降至幾開爾文甚至毫開爾文區間時，就進入了Cryo-CMOS的範疇。為何需要低溫下的CMOS？一個直接的驅動力來自量子計算的需求：目前許多量子比特（如超導量子比特、電子自旋量子比特）都在接近絕對零度的極低溫環境中工作，傳統上控制這些量子比特的電子設備（產生微波脈衝、讀出量測信號）位於室溫，通過數千條電纜與低溫腔體內的量子晶片相連。隨著量子比特數量增多，這種「室溫控制 -> 低溫量子晶片」的架構面臨巨大的連接挑戰，電纜不僅空間占用大，還會導入熱量和噪聲，限制了系統擴展。

Cryo-CMOS 的理念是將**控制系統前移到低溫**，也就是把控制電子電路直接置於低溫腔體內，緊鄰量子比特。這樣一來，可以大幅減少跨溫區的連接數量，縮短控制信號路徑，同時避免高溫電子帶來的熱載入。然而，實現這一點面臨諸多挑戰：CMOS元件在低溫下的特性與室溫大不相同（例如閘極閥值電壓漂移、載流子遷移率變化等），而且在毫開爾文環境中，允許的功耗極其有限（通常毫瓦級的功率就足以使量子比特退相干）。此外，將數十萬個晶體管放到量子比特附近，可能引入雜散電磁噪聲，干擾量子比特特性。因此，Cryo-CMOS結合了低溫物理、電子工程和量子工程，是一個高度跨領域的技術方向。

目前的技術進展與實作方式

過去幾年，Cryo-CMOS 從概念逐步走向原型驗證。英特爾公司在2019年發布了名為Horse Ridge的低溫控制晶片，採用 22nm FinFET CMOS製程，可在4開爾文左右運作，用來產生控制多個超導量子位元的微波信號。這是產業界首次公佈的量子控制SoC。此後，各研究團隊也相繼展示了不同功能的Cryo-CMOS電路，如低溫低雜訊放大器、數位控制邏輯等。

在2021-2025年間，有幾項突破性成果值得一提。2021年，荷蘭代爾夫特大學和Intel團隊在《自然》上發表了於1K溫區操作的CMOS控制晶片，成功控制了硅量子點量子比特運行基本邏輯閘。2025年6月，澳大利亞雪梨大學與新南威爾士大學領導的團隊報導了一款可在毫開爾文（20 mK量級）下運作的異質集成Cryo-CMOS晶片。該晶片包含約10萬個MOS晶體管，與硅基自旋量子比特晶片疊加集成。他們成功用這個平台執行了單量子比特和雙量子比特邏輯閘操作，量子閘保真度高達99.85%，與傳統室溫控制相比僅輕微下降（約0.07%）。更關鍵的是，實驗結果顯示將控制晶片放在距離量子比特不到1毫米處並未顯著影響量子比特的相干性。整個控制系統功耗僅約10微瓦，其中類比部分每MHz頻寬耗能20納瓦，如此低的功耗密度意味著理論上可支持上百萬量子比特的規模擴展。這項成果被視為實現大規模實用量子電腦的重要里程碑。

另有一些研發來自初創公司與跨國合作。例如芬蘭的新創公司 SemiQon 在2024年宣布研製出全球首個針對超低溫優化的CMOS電晶體，開關能耗降低了百倍，隨後2025年又成功將該技術應用於大規模量子點量子比特陣列的驅動上。SemiQon 使用特製的超高純度²⁸硅絕緣體晶圓同時製作量子比特和介面的CMOS電路，以確保兩者的材料相容性。他們的目標是在單一封裝中結合高密度硅自旋量子比特與晶片上讀出電子學，以大幅減少連線複雜度。這些研究和產品原型證實，低溫電子技術完全可以和量子晶片“同床共枕”，並為將來的擴展提供了實用路線。

應用領域與實際用途

Cryo-CMOS 最直接的應用就是**大規模量子計算機的控制與讀出**。隨著量子比特數目進入成百上千量級，在4K或者更低溫度放置控制電路幾乎是必需的，以免海量連接成為瓶頸。透過Cryo-CMOS，可以想像“量子處理單元 (QPU)”的封裝形態發生變化：它不再只是包含量子比特的晶片，還會內置許多控制DAC/ADC、快取存儲甚至訊號處理器，使其成為一個自給自足的低溫計算模組。這種模組通過幾條高速連接與室溫系統溝通即可，而不需要為每個量子比特拉出多根電纜。

除了量子計算，低溫CMOS在**量子感測**領域也有用武之地。例如，超導單光子探測器、量子電磁感測器等設備需要在低溫下工作，如果能在探測器旁邊整合前置放大器和訊號處理電路，將大幅提高系統靈敏度並減少雜訊引入。航太領域的高精度儀器（如空間望遠鏡的紅外傳感器）本就需要在低溫運行，若能加入Cryo-CMOS讀出電路，可降低整體重量和功耗。再者，在經典高性能計算中，也有人提出使用低溫電子學（例如超導電子學或低溫CMOS）來突破能耗瓶頸。雖然這不屬於量子計算範疇，但顯示出低溫運算硬體的一個更廣義圖景。

總的來說，Cryo-CMOS 的主要用途是作為量子技術的“配套基礎設施”。它讓量子系統從實驗室走向實用更進一步。例如，在實現量子糾錯時，可能需要極快速的反饋控制電路，將量子測量結果即時餵回以校正量子態；若這套反饋系統部署在低溫附近（而非經過毫秒級延遲到室溫處理），糾錯速度將大大提升。由此可見，Cryo-CMOS 不僅增加了量子系統的規模，還有助於提升其動態控制能力。

當前挑戰與未來發展趨勢

Cryo-CMOS 雖然前景誘人，但仍有不少技術挑戰等待解決。首先是**半導體器件建模**問題：傳統CMOS元件的模型大多針對室溫，到了低溫時，元件的閾值電壓、跨導特性、漏電流等都與室溫差異很大，需要建立新的SPICE模型來指導電路設計。其次，**功耗管理**極為關鍵。在4K級別，每引入1毫瓦的熱量都會顯著增加製冷負荷；而在0.1K以內，每微瓦都是珍貴的。如何讓複雜電路耗電降到微瓦等級，需要在電路架構上採取特殊設計，例如盡量使用動態CMOS邏輯、降低時鐘頻率等。同時，要應對**噪聲和串擾**：大規模晶體管開關會產生電磁噪訊和熱噪聲，要防止它們影響鄰近的量子比特。為此，可能需要增加隔離層或屏蔽結構，甚至在材料選擇上考慮超導互連來減少電阻發熱和射頻噪聲傳播。

此外，製造工藝上，將先進CMOS工藝與量子位元工藝結合是複雜的系統工程。某些量子比特製程（如超導Josephson結或半導體量子點構造）可能與CMOS製程不相容，需要發展異質集成技術，例如“晶片接合 (chiplet integration)”：先分別製造量子晶片與控制晶片，再在晶圓級進行鍵合互連。這牽涉到精密的3D疊層工藝和熱應力管理。長期運行的可靠性也是問題：低溫反覆的熱循環可能導致晶片材料微裂或接合失效，需選擇合適封裝材料。

儘管挑戰不少，未來趨勢相當明確：為了實現**「百萬量子比特」**的終極目標，低溫電子整合是必由之路。我們將看到更多的原型晶片問世，功能從簡單的DAC、MUX，發展到包含AD/DA轉換、FPGA邏輯甚至處理器核心的完整SoC。在產業方面，超導電子學和CMOS可能各展所長：有團隊研究使用超導單磁通量量子電路 (SFQ) 作為量子控制的數位部分，搭配CMOS類比部分，以實現在4K下的高速信號處理。另一方面，主要晶圓代工廠（如台積電、英特爾）也開始提供低溫下器件參數，與學術機構合作開發Cryo-CMOS IP。甚至標準化組織可能會制定低溫電子介面協議，方便模組化組裝。綜合而言，Cryo-CMOS正從解決單一瓶頸（連線問題）逐漸演變為一個完整學科，未來十年內，它將是把量子計算推向實用化的關鍵推手之一。